-
公开(公告)号：CN102347445B
公开(公告)日：2014-11-05
申请号：CN201110215067.3
申请日：2011-07-29
Applicant: 夏普株式会社
IPC: H01L45/00
CPC classification number: H01L45/04 , H01L27/2436 , H01L45/1233 , H01L45/146
Abstract: 本发明实现一种可变电阻元件和具有该可变电阻元件的非易失性半导体存储装置，该可变电阻元件通过抑制伴随成形处理完成的急剧电流，从而降低特性偏差，稳定地进行切换动作。一种非易失性半导体存储装置，将在第一电极(12a)与第2电极(14)之间夹持电阻变化层(13)而成的可变电阻元件(2)用于信息存储中，可变电阻元件(2)在形成切换界面的第一电极(12a)与电阻变化层(13)之间被插入缓冲层(12b)而成。以如下方式选择缓冲层(12b)和电阻变化层(13)的材料，即:缓冲层(12b)与电阻变化层(13)均包含n型金属氧化物而构成，构成缓冲层(12b)的n型金属氧化物的导带底的能量比构成电阻变化层(13)的n型金属氧化物的导带底的能量低。
-
公开(公告)号：CN102332300B
公开(公告)日：2014-10-29
申请号：CN201110138379.9
申请日：2011-05-26
Applicant: 夏普株式会社
CPC classification number: G11C7/12 , G11C8/08 , G11C13/0004 , G11C13/0007 , G11C13/0026 , G11C13/0069 , G11C2013/0071 , G11C2213/79 , G11C2213/82
Abstract: 本发明提供不使单元阵列面积增大且可抑制写入干扰的半导体存储装置。半导体存储装置具有：存储单元阵列（100），将多个存储单元排列成矩阵状，该存储单元将二端子型存储元件R和选择用晶体管Q串联连接；第一电压施加电路（101），向第一位线施加改写电压脉冲；第二电压施加电路（102），向第一位线及第二位线施加预充电电压，其中，在改写存储单元时，第二电压施加电路（102）预先将存储单元两端预充电为相同电压后，第一电压施加电路（101）经与选择用的晶体管直接连接的第一位线施加改写电压脉冲，并且第二电压施加电路（102）向与存储元件直接连接的第二位线施加该预充电电压。
-
公开(公告)号：CN102339636B
公开(公告)日：2014-04-30
申请号：CN201110198320.9
申请日：2011-07-15
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , G11C7/1048 , G11C7/12 , G11C13/0004 , G11C13/0026 , G11C13/0038 , G11C13/0069 , G11C2013/0071 , G11C2213/79 , G11C2213/82
Abstract: 本发明涉及半导体存储装置及其驱动方法。在具有存储元件的半导体存储装置的改写中，从公用线侧也施加电压脉冲，故无法高速动作。半导体存储装置具有：存储单元阵列（100），矩阵状排列多个将二端子型的存储元件R和选择用的晶体管Q串连而成的存储单元；第一电压施加电路（101），对位线施加改写电压脉冲；第二电压施加电路（102），对位线及公用线施加预充电电压，其中在存储单元改写时，第二电压施加电路（102）预先将存储单元两端预充电为同一电压后，第一电压施加电路（101）将改写电压脉冲经位线施加在改写对象的存储单元的一端，并且在施加该改写电压脉冲期间，维持第二电压施加电路（102）经公用线对该存储单元另一端施加该预充电电压。
-
公开(公告)号：CN101840730B
公开(公告)日：2013-06-19
申请号：CN201010135831.1
申请日：2010-03-12
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , G11C13/0011 , G11C13/0064 , G11C13/0069 , G11C2013/0083 , G11C2213/34 , G11C2213/72 , G11C2213/79 , H01L27/24
Abstract: 本发明涉及非易失性可变电阻元件的成型处理的控制电路及控制方法。本发明提供能够对多个存储器单元的非易失性可变电阻元件同时进行成型处理、能够缩短成型时间的非易失性半导体存储装置。非易失性半导体存储装置在存储器单元阵列(501a)和第二选择线(位线)解码器(508)之间配置成型感测电路(510)，成型感测电路(510)在对连接于同一第一选择线(字线)的多个成型处理对象的存储器单元同时经由第二选择线施加成型处理用的电压脉冲时，通过对第二选择线的电位变动或流过该第二选择线的电流量进行测定来感测各存储器单元的成型处理的完成，进行控制使得停止向与感测到该成型处理的完成的存储器单元连接的上述第二选择线的电压施加。
-
公开(公告)号：CN103035289A
公开(公告)日：2013-04-10
申请号：CN201210375954.1
申请日：2012-10-08
Applicant: 夏普株式会社 , 尔必达存储器股份有限公司
CPC classification number: G11C13/0028 , G11C13/0002 , G11C13/004 , G11C13/0069 , G11C2013/0073 , G11C2013/0078 , G11C2213/79
Abstract: 本发明提供一种半导体存储装置，能够使向可变电阻元件的电压施加极性不同的2种写入工作后的各验证工作分别低功耗且高速地执行。写入电路（22）构成为能分别执行设定工作和重置工作，设定工作通过从存储器单元的一端侧经由可变电阻元件向另一端侧流过电流，从而使可变电阻元件的电阻低电阻化，重置工作通过从存储器单元的另一端侧经由可变电阻元件向一端侧流过电流，从而使可变电阻元件的电阻高电阻化，读出电路（21）构成为能够分别执行第1读出工作和第2读出工作，第1读出工作通过从存储器单元的一端侧经由可变电阻元件向另一端侧流过电流，从而读出可变电阻元件的电阻状态，第2读出工作通过从存储器单元的另一端侧经由可变电阻元件向一端侧流过电流，从而读出可变电阻元件的电阻状态。
-
Patent Agency Ranking
公开(公告)号：CN102820063A
公开(公告)日：2012-12-12
申请号：CN201210187984.X
申请日：2012-06-08
Applicant: 夏普株式会社
IPC: G11C29/42
CPC classification number: G06F11/1048 , G11C13/004 , G11C13/0061 , G11C2029/0411
Abstract: 本发明实现在长期间的数据保持特性上优越且能高效地进行读出时的数据的错误检测和纠正的半导体存储装置。在将使用了金属氧化物的可变电阻元件用于信息的存储的半导体存储装置（1）中，将在使该可变电阻元件转变成高电阻状态的情况下施加的重写电压脉冲的电压振幅设定在使得成为转变后的高电阻状态的电阻值随着时间的经过而上升的数据保持特性的电压范围内。具体地说，设定在伴随着使该电压振幅上升，转变后的高电阻状态的电阻值朝向规定的峰值上升的电压范围。而且，在利用ECC电路（106）检测出数据错误的情况下，视为本来应是低电阻状态的数据变化成了高电阻状态，将检测出错误的全部的存储单元的可变电阻元件重写成低电阻状态，对检测出错误的位进行纠正。
-
公开(公告)号：CN102800360A
公开(公告)日：2012-11-28
申请号：CN201210163500.8
申请日：2012-05-24
Applicant: 夏普株式会社
CPC classification number: G11C13/0069 , G11C11/16 , G11C13/0007 , G11C2013/0083 , G11C2013/009 , G11C2013/0092 , G11C2213/32 , H01L27/2436 , H01L45/08 , H01L45/1226 , H01L45/1266 , H01L45/146
Abstract: 本发明涉及可变电阻元件的成型处理方法和非易失性半导体存储装置。提供了一种能在与脉冲成型相同程度的短时间内将切换动作时的重写电流抑制为DC成型中所达到的重写电流程度的可变电阻元件的成型处理方法。向可变电阻元件施加电压脉冲使处于刚制造之后的初始高电阻状态的可变电阻元件向能进行切换动作的可变电阻状态变化的成型处理包含以下步骤而形成：第一步骤，在可变电阻元件的两电极间施加电压振幅比可变电阻元件进行低电阻化的阈值电压低的第一脉冲；以及第二步骤，在第一步骤之后，在可变电阻元件的两电极间施加与该第一脉冲相同极性且电压振幅在阈值电压以上的第二脉冲。
-
公开(公告)号：CN102420013A
公开(公告)日：2012-04-18
申请号：CN201110285490.0
申请日：2011-09-23
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , G11C13/0028 , G11C13/0061 , G11C13/0064 , G11C13/0069 , G11C13/0097
Abstract: 半导体存储器设备，其中不管作为写入动作（擦除和编程动作）的目标的存储器单元的可变电阻元件的电阻状态如何，施加用于将可变电阻元件的电阻状态带入具有最低电阻值的擦除状态的擦除电压脉冲。此后，向编程动作目标存储器元件的可变电阻元件施加将可变电阻元件的电阻状态带入所需编程状态的编程电压脉冲。通过总是在施加擦除电压脉冲之后施加编程电压脉冲，可以避免连续地施加多个编程电压脉冲。而且，存储器单元阵列由偶数个子组块构成，且交替地执行一个子组块中擦除电压脉冲的施加和另一子组块中编程电压脉冲的施加。
-
公开(公告)号：CN102347445A
公开(公告)日：2012-02-08
申请号：CN201110215067.3
申请日：2011-07-29
Applicant: 夏普株式会社
IPC: H01L45/00
CPC classification number: H01L45/04 , H01L27/2436 , H01L45/1233 , H01L45/146
Abstract: 本发明实现一种可变电阻元件和具有该可变电阻元件的非易失性半导体存储装置，该可变电阻元件通过抑制伴随成形处理完成的急剧电流，从而降低特性偏差，稳定地进行切换动作。一种非易失性半导体存储装置，将在第一电极(12a)与第2电极(14)之间夹持电阻变化层(13)而成的可变电阻元件(2)用于信息存储中，可变电阻元件(2)在形成切换界面的第一电极(12a)与电阻变化层(13)之间被插入缓冲层(12b)而成。以如下方式选择缓冲层(12b)和电阻变化层(13)的材料，即:缓冲层(12b)与电阻变化层(13)均包含n型金属氧化物而构成，构成缓冲层(12b)的n型金属氧化物的导带底的能量比构成电阻变化层(13)的n型金属氧化物的导带底的能量低。
-
公开(公告)号：CN102332300A
公开(公告)日：2012-01-25
申请号：CN201110138379.9
申请日：2011-05-26
Applicant: 夏普株式会社
CPC classification number: G11C7/12 , G11C8/08 , G11C13/0004 , G11C13/0007 , G11C13/0026 , G11C13/0069 , G11C2013/0071 , G11C2213/79 , G11C2213/82
Abstract: 本发明提供不使单元阵列面积增大且可抑制写入干扰的半导体存储装置。半导体存储装置具有：存储单元阵列（100），将多个存储单元排列成矩阵状，该存储单元将二端子型存储元件R和选择用晶体管Q串联连接；第一电压施加电路（101），向第一位线施加改写电压脉冲；第二电压施加电路（102），向第一位线及第二位线施加预充电电压，其中，在改写存储单元时，第二电压施加电路（102）预先将存储单元两端预充电为相同电压后，第一电压施加电路（101）经与选择用的晶体管直接连接的第一位线施加改写电压脉冲，并且第二电压施加电路（102）向与存储元件直接连接的第二位线施加该预充电电压。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.042 seconds)
