-
公开(公告)号:CN113517285B
公开(公告)日:2023-01-06
申请号:CN202110248345.9
申请日:2021-03-08
Applicant: 复旦大学
Abstract: 本发明属于半导体技术领域,具体为一种二维互补型存储器及其制备方法。本发明二维互补型存储器包括:衬底;底电极阵列,包括多条沿第一方向延伸,沿第二方向排列的线状底电极;在底电极阵列上依次形成的第一BN二维材料层、石墨烯二维材料层、第二BN二维材料层;以及顶电极阵列,包括多条沿第二方向延伸,沿第一方向排列的线状顶电极,其中,所述第一方向与所述第二方向垂直。本发明采用独立的互补型存储器解决交叉阵列中的“潜行电流”问题,提高了材料的选择范围,同时全二维材料构建的范德瓦尔斯异质结作为互补型存储器的功能层,可缩减至原子级别的厚度,有效提高二维存储器的高密度集成能力。
-
公开(公告)号:CN111769096B
公开(公告)日:2023-01-06
申请号:CN202010561677.8
申请日:2020-06-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L23/522 , H01L23/48 , H01L21/768
Abstract: 本发明属于半导体封装技术领域,具体为一种基于三维电容电感的通用基板及制备方法。本发明的通用基板,具备同时集成在硅通孔内的三维电容电感,且三维电容电感值可以调节。由于,电容电感的电极是分开制备的,可以通过引线键合或再布线对基板上的电容电感进行串联或并联,获得不同电感和电容布局。本发明提供的带有无源器件的通用型基板,不需要每种系统集成时都单独设计基板和无源器件。此外,此种基板有效增大集成系统中电容和电感的值,同时能够在三维集成中将电容电感集成在芯片附近,也能提高三维集成中TSV的功能密度,提高系统集成中硅的利用率。与其他有机PCB板上的离散电容电感相比,集成度大大提高。
-
公开(公告)号:CN115548116A
公开(公告)日:2022-12-30
申请号:CN202211255558.5
申请日:2022-10-13
Applicant: 复旦大学
IPC: H01L29/778 , H01L29/06 , H01L29/20 , H01L21/335
Abstract: 本发明提供了一种具有栅极保护功能的GaN HEMT器件结构,该器件包括:GaN HEMT器件;第一成核层;所述第一成核层形成于所述GaN HEMT器件上;以及形成于所述第一成核层上的PN二极管;其中,所述PN二极管包括:分别形成于所述第一成核层上的第一区域与第二区域的p+型GaN层与n+型GaN层;以及形成于所述GaN HEMT器件上的阴极与阳极,所述阴极与所述p+型GaN层相连,所述阳极与所述n+型GaN层相连;所述第一区域与所述第二区域沿第一方向相对,所述第一方向表征了纸平面上水平方向;其中,所述PN二极管的击穿电压小于所述GaN HEMT器件的击穿电压。本发明提供的技术方案解决了传统结构GaN HEMT器件的栅极容易被击穿的问题,实现了保护GaN HEMT器件不被破坏的技术效果。
-
公开(公告)号:CN115410910A
公开(公告)日:2022-11-29
申请号:CN202211112661.4
申请日:2022-09-14
Applicant: 复旦大学
IPC: H01L21/28 , H01L21/02 , H01L21/336 , H01L29/423 , H01L29/51 , C23C14/06 , C23C14/58 , C23C16/02 , C23C16/04 , C23C16/40 , C23C16/455 , C23C16/50 , C23C28/00
Abstract: 本发明公开一种改善铪基铁电器件耐受性的方法。包括以下步骤:在Si衬底上形成第一HZO层,之后形成第一TiN层,并在氮气氛围下进行快速热退火处理,随后,刻蚀去除所述第一TiN层;形成ZrO2层和第二HZO层,之后形成第二TiN层,并在氮气氛围下进行快速热退火处理,通过调控ZrO2层的厚度使其具有适当的反铁电特性,从而削弱铁电器件在极化反转过程中的极化电流的强度,改善铪基铁电器件耐受性;光刻刻蚀所述第二TiN层,形成删极;进行离子注入掺杂,在栅极两侧的硅衬底中形成源区和漏区,并高温退火以激活杂质。
-
公开(公告)号:CN115410904A
公开(公告)日:2022-11-29
申请号:CN202211112662.9
申请日:2022-09-14
Applicant: 复旦大学
Abstract: 本发明公开一种通过界面技术改善铁电MOS电容性能的方法。该方法包括以下步骤:在Si衬底上形成TiN底电极;在所述TiN底电极上形成ZrO2层;在所述ZrO2层上沉积铪基铁电层;在所述铪基铁电层上形成ZrO2层;在所述ZrO2层上形成TiN顶电极;在氮气氛围下进行快速热退火处理。
-
公开(公告)号:CN115410903A
公开(公告)日:2022-11-29
申请号:CN202211112658.2
申请日:2022-09-14
Applicant: 复旦大学
Abstract: 本发明公开一种通过插层技术优化铁电MOS电容性能的方法。该方法包括以下步骤:在Si衬底上形成金属底电极;在所述金属底电极上沉积高k介电层;在所述高k介电层上沉积金属氮化物作为应力夹持层;在所述应力夹持层上沉积铪基铁电层;在所述铪基铁电层上形成金属顶电极;在氮气氛围下进行快速热退火处理。
-
公开(公告)号:CN112331772B
公开(公告)日:2022-11-15
申请号:CN202011155918.5
申请日:2020-10-26
Applicant: 复旦大学
Abstract: 本发明公开一种感存算一体的柔性有机忆阻器及其制备方法。该感存算一体的柔性有机忆阻器包括:柔性衬底(100);底层电极(101),其以一定间隔分布在柔性衬底(100)上;有机功能层(102),其形成底层电极(101)上,具有紫外光响应,并且可以在紫外光脉冲的激励下进行电荷的存储与擦除,撤去光脉冲后的电流状态与施加光脉冲前的初始电流状态不同,且能保持较长的时间;顶层电极(103),其以一定间隔分布在有机功能层(102)上,且其延伸方向与底层电极(101)的延伸方向垂直;当利用紫外光脉冲源对所形成的感存算一体的柔性有机忆阻器进行照射时,忆阻器可感应到光信号并产生电流信号,相应的电流信号可被忆阻器存储记忆并用于多态神经计算,从而实现感存算一体化。
-
公开(公告)号:CN115233156A
公开(公告)日:2022-10-25
申请号:CN202210878689.2
申请日:2022-07-25
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
Abstract: 本发明提供了一种约瑟夫森结制备方法及约瑟夫森结。本发明的约瑟夫森结制备方法,包括以下步骤:向工艺腔内通入氩气和氮气,在氩气和氮气的作用下通过靶材对工艺腔内的约瑟夫森结进行镀膜,得到表面镀有氮化层的约瑟夫森结。本发明的约瑟夫森结金属层镀膜方法的有益效果在于:通过向密闭的工艺腔内通入氩气和氮气,并电离氩气和氮气得到氮离子体和氩离子体,氩离子体轰击工艺腔上侧的靶材得到靶材的原子团,靶材的原子团与氮离子体结合在约瑟夫森结的表面形成一层靶材氮化物,靶材氮化物层的形成能够避免约瑟夫森结的顶层金属层于空气接触,避免顶层金属层氧化,进而能够提升约瑟夫森结的稳定性,降低约瑟夫森结造成的器件扰动频次以及幅度。
-
公开(公告)号:CN112909000B
公开(公告)日:2022-10-21
申请号:CN202110321937.9
申请日:2021-03-25
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明提供了一种半浮栅存储器,包括:衬底;隧穿层,设于所述衬底的上表面;第一半导体,包括覆盖端和邻接端,所述邻接端设于所述衬底且一侧邻接所述隧穿层,所述覆盖端覆盖所述隧穿层,所述第一半导体与所述衬底构成二极管结构;半浮栅,覆盖所述第一半导体,所述半浮栅具有深能级缺陷。本发明通过第一半导体与衬底构成二极管结构,当导通时,加快数据的写入半浮栅,实现了快速存储功能,由于二极管结构和隧穿层的性能,半浮栅内的电荷不容易返流回衬底,从而增加了存储时间。最重要的,半浮栅具有深能级缺陷,有效地增强电荷保持能力,增加了存储器的刷新时间。另外,本发明还提供了半浮栅存储器的制造工艺。
-
公开(公告)号:CN112838089B
公开(公告)日:2022-10-21
申请号:CN202110321983.9
申请日:2021-03-25
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明提供了一种半浮栅存储器,包括:衬底;隧穿层,设于所述衬底;第一半导体,设于所述衬底并邻接所述隧穿层,且与所述隧穿层平行,所述第一半导体与所述衬底构成二极管结构;第二半导体,覆盖所述隧穿层和所述第一半导体;所述衬底、所述第一半导体和所述第二半导体的费米能级依次降低。本发明通过第一半导体与衬底构成二极管结构,加快数据的写入,实现了快速存储功能,并且由于衬底、第一半导体和第二半导体的费米能级依次降低,进一步加快存储速度的同时增加了数据的保存时间。另外,本发明还提供了半浮栅存储器的制造方法。
-
-
-
-
-
-
-
-
-