公开(公告)号：CN112420925B

公开(公告)日：2024-08-13

申请号：CN202010546221.4

申请日：2020-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈伟庭 ,  蔡宗翰 ,  庄坤苍 ,  王柏仁 ,  陈英豪 ,  黄坚诚

IPC: H10N97/00 ,  H01L23/64

Abstract: 本发明的实施例涉及包括底部电极和介电结构的装置。介电结构包括位于底部电极上的第一介电层，并且第一介电层具有第一厚度。该装置还包括位于第一介电层上的阻挡层和位于阻挡层上的第二介电层。第二介电层具有小于第一厚度的第二厚度。该装置还包括位于介电结构上方的顶部电极。本发明的实施例还涉及半导体装置、电容器结构及其形成方法。

公开(公告)号：CN113206086A

公开(公告)日：2021-08-03

申请号：CN202110101538.1

申请日：2021-01-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢琳蓁 ,  辛格·古尔巴格 ,  蔡宗翰 ,  王柏仁

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体装置及形成半导体装置的方法，半导体装置包含半导体基板、半导体绝缘层、氧化层以及一或多个装置特征。半导体绝缘层完全覆盖半导体基板。氧化层完全覆盖半导体绝缘层。一或多个装置特征形成于氧化层上方。本揭露提供跨SOI结构的强化隔离。与在结构上的特定区中形成电荷陷落层相反，电荷陷落层可跨绝缘/基板界面建置。电荷陷落层可为贯穿绝缘层且在绝缘层下方形成的植入层。建置于此SOI结构上的装置具有装置之间的减少的串扰。归因于均匀结构，隔离跨结构是强化的且不界限于某些区。另外，不需要深渠沟植入来形成结构，从而消除了成本。绝缘体上半导体基板可包括在氧化层上的活性硅层。氧化层可在电荷陷落层上。电荷陷落层可在硅基板上。

公开(公告)号：CN112420925A

公开(公告)日：2021-02-26

申请号：CN202010546221.4

申请日：2020-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈伟庭 ,  蔡宗翰 ,  庄坤苍 ,  王柏仁 ,  陈英豪 ,  黄坚诚

IPC: H01L49/02

Abstract: 本发明的实施例涉及包括底部电极和介电结构的装置。介电结构包括位于底部电极上的第一介电层，并且第一介电层具有第一厚度。该装置还包括位于第一介电层上的阻挡层和位于阻挡层上的第二介电层。第二介电层具有小于第一厚度的第二厚度。该装置还包括位于介电结构上方的顶部电极。本发明的实施例还涉及半导体装置、电容器结构及其形成方法。

公开(公告)号：CN105895648B

公开(公告)日：2020-08-11

申请号：CN201610087672.X

申请日：2016-02-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡宗翰 ,  郑允玮 ,  周俊豪 ,  李国政 ,  许永隆 ,  陈信吉

IPC: H01L27/146

Abstract: 一种集成电路包括第一半导体器件、第二半导体器件和金属屏蔽层。第一半导体器件包括第一衬底和第一多层结构，第一衬底支持第一多层结构。第二半导体器件包括第二衬底和第二多层结构，第二衬底支持第二多层结构。金属屏蔽层设置在第一多层结构和第二多层结构之间，其中，金属屏蔽层电连接至第二半导体器件。本发明还提供了具有金属屏蔽层的集成电路和图像感测器件以及相关制造方法。

公开(公告)号：CN110610989A

公开(公告)日：2019-12-24

申请号：CN201811183706.0

申请日：2018-10-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢仁祥 ,  蔡宗翰 ,  张世勳

IPC: H01L29/423 ,  H01L29/49

Abstract: 一种半导体结构形成方法包含：提供一半导体层；于半导体层上方形成介面层；于介面层上方沉积高介电常数介电层；于高介电常数介电层上方形成虚设栅电极；图案化虚设栅电极、高介电常数介电层以及介面层，使得虚设栅电极的宽度小于高介电常数介电层的宽度；沿着虚设栅电极、高介电常数介电层以及介面层的侧壁形成间隔物；形成多个源极/漏极特征；以及以金属栅电极取代虚设栅电极以形成高介电常数金属栅极结构。

公开(公告)号：CN110610896A

公开(公告)日：2019-12-24

申请号：CN201811542865.5

申请日：2018-12-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 古尔巴格·辛格 ,  蔡宗翰 ,  庄坤苍

IPC: H01L21/762

Abstract: 本发明实施例提供了一种半导体结构及其形成方法。在半导体衬底上形成负斜率隔离结构，以使器件彼此隔离。负斜率隔离结构的顶部临界尺寸小于底部临界尺寸。负斜率隔离结构可以穿透绝缘体上硅结构布置的绝缘层。本发明实施例涉及负斜率隔离结构。

公开(公告)号：CN109786214A

公开(公告)日：2019-05-21

申请号：CN201811352302.X

申请日：2018-11-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许耀文 ,  高境鸿 ,  王柏仁 ,  蔡宗翰

IPC: H01L21/02 ,  H01L21/683

Abstract: 提供了一种半导体晶圆和一种半导体晶圆制造方法。该晶圆包括支撑基材、半导体基材和接触层。支撑基材具有第一表面和与第一表面相对的第二表面。半导体基材设置在支撑基材的第一表面上，其中半导体基材是配置以形成多个元件。接触层设置在支撑基材的第二表面上以接触支撑基材，其中接触层是配置以接触静电吸盘，且接触层的电阻率小于支撑基材的电阻率。在半导体晶圆制造方法中，首先提供原始晶圆。随后，通过使用植入操作或沉积操作形成接触层。

公开(公告)号：CN106057832B

公开(公告)日：2019-04-23

申请号：CN201510626999.5

申请日：2015-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑允玮 ,  曾鸿辉 ,  王昭雄 ,  周俊豪 ,  蔡宗翰 ,  李国政 ,  许永隆

IPC: H01L27/146 ,  H01L21/82

Abstract: 本发明提供了一种具有堆叠栅格偏移的背照式(BSI)图像传感器。像素传感器布置在半导体衬底内。金属栅格部分布置在像素传感器上方并且该金属栅格部分中具有金属栅格开口。金属栅格开口的中心横向偏移于像素传感器的中心。介电栅格部分布置在金属栅格上方并且该介电栅格部分中具有介电栅格开口。介电栅格开口的中心横向偏移于像素传感器的中心。本发明还提供了一种用于制造BSI图像传感器的方法。

公开(公告)号：CN106531752A

公开(公告)日：2017-03-22

申请号：CN201610669565.8

申请日：2016-08-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑允玮 ,  周俊豪 ,  蔡宗翰 ,  李国政 ,  简荣亮 ,  许永隆

IPC: H01L27/146

CPC classification number: H01L27/14636 ,  H01L27/1462 ,  H01L27/14621 ,  H01L27/14623 ,  H01L27/14625 ,  H01L27/14627 ,  H01L27/1464 ,  H01L27/14685 ,  H01L27/14689 ,  H01L27/14643 ,  H01L27/14601 ,  H01L27/14683

Abstract: 一种半导体器件包括衬底、器件层、复合栅格结构、钝化层和滤色器。器件层位于衬底上面。复合栅格结构位于器件层上面。复合栅格结构包括：穿过复合栅格结构的腔，并且复合栅格结构包括金属栅格层和堆叠在金属栅格层上的介电栅格层。钝化层共形地覆盖复合栅格结构。滤色器分别地填充腔。本发明实施例涉及具有串扰改进的CMOS图像传感器结构。