-
公开(公告)号：CN113990890A
公开(公告)日：2022-01-28
申请号：CN202111240585.0
申请日：2021-10-25
Applicant: 南京大学
IPC: H01L27/146 , H04N5/374
Abstract: 本发明公开了一种基于复合介质栅PN结的全局快门光敏探测器。其单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容、复合介质栅晶体管和全局快门结构，其中，复合介质栅晶体管包括源漏区、底层绝缘介质层、浮栅、顶层绝缘介质层和控制栅极；复合介质栅MOS电容在衬底上依次设有底层绝缘介质层、浮栅、顶层绝缘介质层和控制栅极；复合介质栅MOS电容的两侧设有全局快门结构，全局快门结构包括P或P+型掺杂隔离区和N+型掺杂区，通过控制N+型掺杂区上的电压实现MOS电容感光时光电子收集的开启与关闭。本发明能在不额外占用探测器单元空间的情况下，实现探测器的全局曝光功能，并能避免现有浅槽隔离界面处暗电流噪声的影响。
-
公开(公告)号：CN111541444B
公开(公告)日：2021-11-16
申请号：CN202010384765.5
申请日：2020-05-09
Applicant: 南京大学
IPC: H03K19/0185 , H01L27/146 , H01L29/423
Abstract: 本发明公开了一种基于复合介质栅双晶体管光敏探测器的多电平移位电路。其中，探测器单元包括MOS‑C部分和MOSFET部分，单元的N型源极区、N型漏极区、第二控制栅极、P型半导体衬底和N型阱这五个端口分别连接一个多电平移位电路，该移位电路包括预移位电路和移位电路，还可以包括驱动电路和信号补偿电路。本发明的移位电路可在一个电路中实现正压、负压、零电位、浮空四种信号的两两切换，相较于传统的仅支持单一电压信号或双电压信号的电平移位电路，本发明的电路在功耗、性能、兼容性等方面均更有优势。
-
公开(公告)号：CN101281201A
公开(公告)日：2008-10-08
申请号：CN200810024846.3
申请日：2008-05-07
Applicant: 南京大学
Abstract: 本发明公开了一种利用内含肽反式剪接制作蛋白质分子量标准的方法，选择一段一定分子量的已知蛋白X，另选择两种互不兼容的内含肽A和B，将内含肽A和B分别分解为氨基末端(N端)与羧基末端(C端)，即An、Ac、Bn、Bc；然后将它们组成五个重组蛋白，即起点蛋白(X－An)、中段1(Ac－X－Bn)蛋白、中段2蛋白(Bc－X－An)、终点1蛋白(Ac－X)、终点2蛋白(Bc－X)；通过上面五个蛋白的相互组合连接叠加，获得多种分子量分布范围的蛋白质分子量标准。可用于蛋白质电泳、蛋白质定量以及蛋白质印迹等。
-
公开(公告)号：CN119767164A
公开(公告)日：2025-04-04
申请号：CN202510263577.X
申请日：2025-03-06
Applicant: 南京大学
IPC: H04N25/532 , H04N25/44 , H04N25/706
Abstract: 本发明公开了一种基于浮栅的2T1C全局快门像素结构及工作方式，属于图像传感器领域。所述方法包括：通过采用将全局快门开关管设置在信号收集区上方，不额外占据光电信号收集区的占比，保证了在不损耗光电信号收集区的占比的条件下增加了全局快门的功能；并且本发明所提出的像素结构简约，快门效率高；在高分辨率应用场景中像素尺寸缩小并且不牺牲像素性能的前提下，实现了小尺寸像素单元上的全局快门功能。
-
公开(公告)号：CN114115801B
公开(公告)日：2025-03-04
申请号：CN202111401813.8
申请日：2021-11-23
Applicant: 南京大学
IPC: G06F7/523
Abstract: 本发明公开了一种用于实现乘法功能的存‑算一体单元。该单元包括在同一P型硅衬底上形成的收集晶体管和读出晶体管；将电压通过控制栅极输入读出晶体管，以控制并调制载流子，作为第一个乘数；收集晶体管的载流子收集区收集载流子并将载流子存储至电荷耦合层，作为第二个乘数；电荷耦合层将载流子作用于读出晶体管的硅衬底，形成乘法运算关系；读出晶体管的载流子读出区以电流的形式输出被第一个乘数和第二个乘数作用后的载流子，作为乘法运算的输出结果。本发明将存‑算一体器件的收集和运算功能按区域分开，在器件收集载流子时有效地保护了读出功能区，可以提升存‑算一体器件的寿命、耐久度以及读出精度。
-
Patent Agency Ranking
公开(公告)号：CN119336292A
公开(公告)日：2025-01-21
申请号：CN202411364956.X
申请日：2024-09-29
Applicant: 南京大学
Abstract: 本发明公开了一种用于图像处理的线性乘加电路及其实现方法、芯片。其线性乘加电路包括依次相连的数字处理模块、寄存器、脉冲发生器、线性神经元脉冲电路以及计数器；数字处理模块，用于将图像灰度绝对值转换成多比特数据；寄存器，用于将多比特数据按位数整理缓存；脉冲发生器，用于将多比特数据转换成高低电平信号；线性神经元脉冲电路，用于将高低电平转换成一定频率的脉冲；计数器，用于计算线性神经元电路脉冲输出个数。本发明采用线性乘加电路，避免了乘法器、加法器阵列等大规模电路，可以实现图像灰度信息的高速线性运算，且极大地降低了电路的功耗。
-
公开(公告)号：CN119322910A
公开(公告)日：2025-01-17
申请号：CN202411070020.6
申请日：2024-08-06
Applicant: 南京大学
Abstract: 本发明提供了一种基于存算一体器件的Maxout激活函数运算加速装置及其方法。该装置包括：数据拆分模块，用于将数据拆分成整数部分和小数部分；数据截取模块，用于将整数部分和小数部分的数据分别以二进制形式拆分成固定比特长度，并传输给存算一体器件阵列，同时产生相应的移位控制信号传输给累加器模块；比较器模块，用于对阵列的输出结果进行比较，得到最大值并输出；累加器模块，用于对比较器模块的输出结果进行移位累加，并根据移位控制信号输出累加后的结果；权重队列存储模块，用于存储神经网络工作负载对应的权重，在完成一层计算之后更新存算于一体器件阵列中的权重。本发明具有低功耗、高能效、精度可调以及低计算延迟的优势。
-
公开(公告)号：CN119210453A
公开(公告)日：2024-12-27
申请号：CN202411736731.2
申请日：2024-11-29
Applicant: 南京大学
Abstract: 本发明公开了一种用于图像传感器的低功耗、高精度的单斜率模数转换电路，包括斜坡产生电路、比较器电路、上升沿检测电路、下降沿检测电路、时钟产生电路、粗计数电路、细计数电路、相位比较电路和数据处理电路。本发明结合了粗计数时钟与细计数时钟进行计数，减少了所需要的位数，从而减小电路的功耗；通过采用分数分频锁相环结构对粗计数时钟和细计数时钟进行分频，实现了粗计数时钟和细计数时钟状态转换的同步，并且采用双边沿触发技术提高电路的处理效率；并且通过粗计数时钟和细计数时钟相结合的方式对电路的输出结果进行量化，使得最后读出的精度提升了4个数量级，最终实现在较低时钟频率下的低功耗、高精度的高速读出。
-
公开(公告)号：CN119183031A
公开(公告)日：2024-12-24
申请号：CN202411372944.1
申请日：2024-09-29
Applicant: 南京大学
Abstract: 本发明公开了一种基于可变斜坡实现HDR的复合介质栅双晶体管读出方法，属于集成电路领域。通过对复合介质栅双晶体管光敏探测器栅极添加一个特定的非线性斜坡电压(该斜坡电压在前段斜率小，中间段斜率大，后段斜率又减小)，拉长了低亮度和高亮度区间的像素点的比较器翻转时间，即拉大了这两个区间的灰度值范围，但不拉大处于中间灰度值的像素，从而在电路端达到HDR的成像效果，避免了在算法端进行处理导致的大功耗和高复杂度的问题，本申请方案无需经过多次曝光成像和额外的算法处理，实现方法简单。
-
公开(公告)号：CN119089957A
公开(公告)日：2024-12-06
申请号：CN202411310737.3
申请日：2024-09-20
Applicant: 南京大学
Abstract: 本发明公开了一种用于实现神经网络激活函数的硬件装置及方法。该装置包括输入缓存模块、数据配置模块和数据映射模块，输入缓存模块和数据映射模块相连，数据配置模块与数据映射模块相连；输入缓存模块，用于接收神经网络层的输入数据，对输入数据进行分组存储，并将输入数据有效信号转化为映射使能信号；数据配置模块，用于存储激活函数的一系列映射值；数据映射模块，用于进行数据映射，并将映射后的数据输出到神经网络的下一层。本发明可以支持多样化的神经网络激活函数，相较于传统方案，本发明能够实现更高的灵活性，同时降低计算资源和功耗。
-
-
-
-
-
-
-
-
-
Search Results
99
records
(took 0.031 seconds)
