-
公开(公告)号：CN102270654B
公开(公告)日：2013-10-16
申请号：CN201010198033.3
申请日：2010-06-03
Applicant: 北京大学
IPC: H01L27/24 , H01L21/822 , G11C11/56 , G11C16/02
CPC classification number: G11C13/0002 , G11C13/0007 , G11C13/003 , G11C13/0069 , G11C2013/0073 , G11C2213/15 , G11C2213/72 , G11C2213/76 , H01L27/2409 , H01L27/2463 , H01L45/1253 , H01L45/16 , H01L45/1608
Abstract: 本申请公开了一种阻变随机访问存储器件及其制造和操作方法，该阻变随机访问存储器件包括阻变存储元件，所述阻变存储元件包括两个电极以及夹在两个电极之间的阻变材料层，并且具有双极阻变特性；以及肖特基二极管，所述肖特基二极管包括彼此接触的金属层和半导体层，其中，所述肖特基二极管的金属层与所述阻变存储元件的一个电极连接。本发明实现了按照双极方式工作的1D-1R配置的阻变随机访问存储器件。
-
公开(公告)号：CN102117822B
公开(公告)日：2013-09-11
申请号：CN200910244442.X
申请日：2009-12-31
Applicant: 北京大学
IPC: H01L27/24 , H01L21/822
Abstract: 本发明具体涉及一种阻变存储器存储单元及其制备方法，属于非挥发性存储器件技术领域。为解决小尺寸下传统平面肖特基二极管驱动电流不足的缺点，本发明提供一种阻变存储器存储单元，包括单晶硅衬底以及阻变存储材料层，所述存储单元还包括肖特基二极管；所述肖特基二极管作为开关及电流驱动单元设置于所述单晶硅衬底与所述阻变存储材料层之间。其中阻变存储材料层和肖特基二极管都可以用传统CMOS工艺来制备。该1D-1R结构可有效克服在小尺寸下传统平面肖特基二极管驱动电流不足的缺点，可有效应用于阻变非挥发性存储器单元中，获得具有足够驱动电流、高密度、高可靠性阻变存储单元，且其制备方法是与传统CMOS工艺相兼容。
-
公开(公告)号：CN103185842A
公开(公告)日：2013-07-03
申请号：CN201110452057.1
申请日：2011-12-29
Applicant: 北京大学
Abstract: 本发明公开了一种用于测量大规模阵列器件统计涨落的电路，涉及微电子半导体技术领域，所述电路包括：待测器件阵列、用于选择所述待测器件阵列中每个待测单元的选中逻辑模块、以及电学参数测量模块，所述电学参数测量模块，用于测量所述待测器件阵列中所有待测单元分别在不同漏极电压和栅极电压下的直流电学特性。本发明通过设置电学参数测量模块，实现了在不大幅增加电路的复杂度的前提下，一次选中一个器件进行测量，以提高统计涨落的精确度。
-
公开(公告)号：CN103050544A
公开(公告)日：2013-04-17
申请号：CN201310018388.3
申请日：2013-01-17
Applicant: 北京大学
IPC: H01L29/786 , H01L29/49 , H01L21/336 , H01L21/28
Abstract: 本发明公开了一种底栅薄膜晶体管及其制备方法。本发明在玻璃或者塑料的衬底上制备薄膜晶体管，采用掺镓的氧化锌半导体材料作为透明半导体导电的沟道层，在制备过程中采用独特工艺加入适量的氧气使掺镓的氧化锌呈现出半导体特性，并且显示出高迁移特性，有效的提高了薄膜晶体管的性能。本发明的制备方法步骤简单，制备成本低，对提高薄膜晶体管器件的性能具有积极效果，改善了器件性能，降低了制备成本。同时，氧化锌镓薄膜是环保材料，工艺简单，制备成本低，具有广泛的应用前景。
-
公开(公告)号：CN102194577B
公开(公告)日：2013-02-06
申请号：CN201110056427.X
申请日：2011-03-09
Applicant: 北京大学
Abstract: 本发明公开了一种太阳能电池，包括阴极组件、阳极组件、用于将阴极组件和阳极组件组装在一起并形成密闭空间的密封剂、以及容纳在密闭空间中的电解质，其中阴极组件包括下透明导电基板、在下透明导电基板上形成的纳米氧化物半导体薄膜、以及在纳米氧化物半导体薄膜中的纳米颗粒表面上附着的染料，并且阳极组件包括上透明导电基板、以及在上透明导电基板上形成的阳极电极层，所述纳米氧化物半导体薄膜与所述阳极电极层相对设置并且与电解质接触，其中所述阳极组件还包括图案化而包括开口的CdTe层，所述阳极电极层位于所述CdTe层的开口内。本发明的太阳能电池获得了高光电转换效率。
-
Patent Agency Ranking
公开(公告)号：CN102593008A
公开(公告)日：2012-07-18
申请号：CN201210050309.2
申请日：2012-02-29
Applicant: 北京大学
IPC: H01L21/34
Abstract: 本发明公开了一种底栅自对准氧化锌薄膜晶体管的制备方法。本发明的制备方法采用底栅结构，首先生长光刻刻蚀出栅电极，然后连续生长栅介质层及有源区层，再光刻刻蚀出有源区，以栅电极为掩膜，配合源电极和漏电极的掩膜版，背部曝光即可实现自对准。由于该方法实现了源电极和漏电极与栅电极的自对准，极大减小栅电极与源漏的寄生电容，因而能提高薄膜晶体管电路的驱动能力。而该制备方法的改进在于，背曝光的同时使光线通过源电极和漏电极的掩膜版，光刻之后结合剥离工艺即可一次形成源电极和漏电极的区域。整个流程只需三步光刻，节省了一步光刻工艺。由于微电子工艺对光刻的成本极为敏感，因此本发明的制备方法可简化工艺流程，节约制造成本。
-
公开(公告)号：CN102544365A
公开(公告)日：2012-07-04
申请号：CN201210016812.6
申请日：2012-01-18
Applicant: 北京大学
Abstract: 本发明是一种阻变存储器及其制造方法，该阻变存储器包括多个阻变存储单元；每个阻变存储单元包括衬底(101)、在衬底(101)上依次沉积的底电极(102)、阻变层(103)和具有针尖状突出部(1041)的上电极(104)。本发明使用具有刻蚀成针尖状的突出部的上电极来使电场集中在电极尖端附近，从而使导电通道在针尖附近产生，并使得导电通道的通断位置相对固定，这样可以降低阻变存储器的工作电压并提高其高低阻值分布的一致性。
-
公开(公告)号：CN101984506B
公开(公告)日：2012-07-04
申请号：CN201010504099.0
申请日：2010-10-12
Applicant: 北京大学
IPC: H01L21/336 , H01L21/311 , H01L21/28
Abstract: 本发明提供了一种二次光刻实现薄膜晶体管的制备方法，属于半导体技术平板显示领域。该方法具体包括：首先在玻璃或者塑料衬底上生长一层半导体沟道层；然后生长一层栅绝缘介质层；再进行第一次光刻和刻蚀定义栅绝缘介质层图形；随后生长一层导电薄膜材料，光刻和刻蚀形成栅电极、源端电极和漏端电极。本发明采用二次光刻形成薄膜晶体管的工艺技术，减少了光刻次数，简化了工艺步骤，从而提高了工作效率，降低了制造成本。为液晶显示等行业提供简便可行的薄膜晶体管制备方法。
-
公开(公告)号：CN102456157A
公开(公告)日：2012-05-16
申请号：CN201010519997.3
申请日：2010-10-20
Applicant: 北京大学
IPC: G06N3/063
CPC classification number: G06N3/063
Abstract: 本申请提供了一种神经元器件及神经网络，该神经元器件包括底电极层、顶电极层、以及夹在底电极层和顶电极层之间的阻变材料层，其中，神经元器件在施加恢复脉冲时转变为正常态，而在施加刺激脉冲时转变为兴奋态。神经元器件具有对刺激脉冲的幅度、宽度及个数的综合响应，提供权重部分和运算部分的功能。该神经元器件结构简单，便于集成，并且与传统硅基CMOS工艺兼容，非常适合大规模生产，可以实现多种生物功能和复杂的逻辑运算。
-
公开(公告)号：CN102446967A
公开(公告)日：2012-05-09
申请号：CN201010504004.5
申请日：2010-09-30
Applicant: 北京大学
Abstract: 本发明公开了一种含有复合漂移区的SOI LDMOS器件，所述器件从上至下依次包括栅氧层、顶层硅、埋氧层以及底层硅，其中所述顶层硅中含有复合漂移区，所述复合漂移区包含第一漂移区和第二漂移区，其中第一漂移区邻接沟道区且被第二漂移区包围。本发明通过采用复合漂移区，降低了漂移区靠近沟道一端的最大电场值，提高了击穿电压值，同时由于第一漂移区的厚度小于顶层硅的厚度，减少了第一漂移区带来的开态电阻的增加值，提高了开态导通特性。
-
-
-
-
-
-
-
-
-
Search Results
286
records
(took 0.023 seconds)
