-
公开(公告)号：CN101866874B
公开(公告)日：2013-05-22
申请号：CN201010189312.3
申请日：2010-06-01
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/20
Abstract: 本发明涉及一种利用层转移技术制备绝缘体上锗硅(SGOI)材料的方法。首先在体硅上外延Siepi/Si1-xGex结构的多层材料，其中0＜x＜1，Siepi为外延材料的上表面。控制外延的Si1-xGex薄膜的厚度，使其小于临界厚度，以保证这层薄膜是完全应变的。然后使用层转移的方法将Siepi/Si1-xGex转移到一个SiO2/Si结构的支撑材料上，形成Si1-xGex/Siepi/SiO2/Si结构的多层材料。通过退火，使得材料中的Si1-xGex发生弛豫，弛豫过程中产生的位错主要分布在Siepi中，使得Si1-xGex保持了较高的晶格质量，然后通过外延的方法在Si1-xGex上继续外延一层Si薄膜，该薄膜将保持应变，最终得到Si/Si1-xGex/Siepi/SiO2/Si的SGOI材料。
-
公开(公告)号：CN102842495A
公开(公告)日：2012-12-26
申请号：CN201210376802.3
申请日：2012-09-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/306 , H01L21/20
Abstract: 本发明提供一种硅基纳米阵列图形化衬底及硅基外延层的制备方法，该方法利用化学催化腐蚀法制备出硅基纳米阵列图形化衬底，然后在所述硅基纳米阵列图形化衬底上外延Ge或III-V族化合物，从而可以得到低缺陷密度、高晶体质量的Ge或III-V族化合物外延层。此外，本发明的制备工艺简单，成本低，有利于推广使用。
-
公开(公告)号：CN102751184A
公开(公告)日：2012-10-24
申请号：CN201210254007.7
申请日：2012-07-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/306
Abstract: 本发明提供一种降低Si表面粗糙度的方法，属于半导体领域，包括步骤：首先提供一至少包括SixGe1-x层以及结合于其表面的Si层的层叠结构，采用选择性腐蚀或机械化学抛光法去除所述SixGe1-x层，获得具有残留SixGe1-x材料的Si层粗糙表面，然后采用质量比为1∶3~6∶10~20的NH4OH:H2O2:H2O溶液对所述Si层粗糙表面进行处理，去除所述残留SixGe1-x材料，以获得光洁的Si层表面。本发明可以有效降低去除应变硅表面的SixGe1-x材料残余，降低应变硅表面的粗糙度，获得光洁的应变硅表面，为后续的器件制造工艺带来了极大的便利。本发明工艺简单，适用于工业生产。
-
公开(公告)号：CN101958271B
公开(公告)日：2012-09-26
申请号：CN201010223135.6
申请日：2010-07-09
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/20
Abstract: 本发明涉及一种利用绝缘体上硅制备悬空应变硅薄膜的方法，其特征在于在SOI上面外延一层SiGe层，然后将SOI材料淘空，通过应力转移法，将SiGe的应力转移到SOI材料的顶层硅中，最终获得悬空的应变硅薄膜层。所获得悬空的应变硅薄膜层的厚度为10-50nm。由本发明提供的工艺只需简单的一步外延工艺和湿法刻蚀工艺实施，避免了大量穿透位错的产生，获得高质量的应变硅薄膜材料。
-
公开(公告)号：CN101958270B
公开(公告)日：2012-09-26
申请号：CN201010223124.8
申请日：2010-07-09
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/265
Abstract: 本发明涉及一种绝缘体上超薄应变材料的制备方法，其特征在于在选定的半导体衬底材料上外延生长一层半导体材料，该外延生长的半导体材料厚度在临界厚度以内，且使晶体处于完全应变状态，接着进行氧离子注入，使氧离子主要分布在半导体衬底材料中，最后进行800-1200℃高温退火，在形成绝缘埋层的同时，使外延生长的半导体材料顶部发生弛豫，将应力转移到衬底材料的顶部中去，形成新的应变层。所制备的超薄应变材料层≤50nm。本发明只需一步氧离子注入结合外延工艺而省去键合和剥离工艺，使绝缘体上硅得以简单实现。
-
Patent Agency Ranking
公开(公告)号：CN102664166A
公开(公告)日：2012-09-12
申请号：CN201210175119.3
申请日：2012-05-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明提供一种CMOS器件及其制作方法，于具有SiO2层的Si衬底中分别形成第一深度的第一凹槽及大于所述第一深度的第二深度的第二凹槽，于所述第一凹槽及第二凹槽内分别形成Ge层、止刻层以及Ⅲ-Ⅴ族半导体层，然后采用选择性腐蚀技术刻蚀上述结构至所述第一凹槽内的Ge层，并使所述Ge层、SiO2层及Ⅲ-Ⅴ族半导体层处于同一平面，最后在所述Ge层上制作PMOS器件，在所述Ⅲ-Ⅴ族半导体层上制作NMOS器件以完成所述CMOS器件的制作。本发明只需在外延后通过选择性腐蚀工艺及抛光工艺即可获得具有Ge层及Ⅲ-Ⅴ族半导体层混合材料沟道的衬底，工艺简单，有利于降低成本；在该衬底上制备CMOS器件，具有较高的工作速度，有利于提高器件的性能。
-
公开(公告)号：CN102104048B
公开(公告)日：2012-05-30
申请号：CN200910201331.0
申请日：2009-12-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/12 , H01L29/78 , H01L23/60 , H01L21/84 , H01L21/336
CPC classification number: H01L27/0266
Abstract: 本发明公开了一种用于绝缘体上硅技术的MOS型ESD保护结构及其制作方法。所述ESD保护结构包括直接连接SOI衬底体区的外延硅层；外延硅层的两侧为侧氧隔离墙，所述侧氧隔离墙用以划分ESD保护结构与本征有源结构；外延硅层的顶部左右两端分别为ESD保护结构的源漏区；外延硅层的顶部中心位置处向上生长有ESD保护结构的多晶硅栅；ESD保护结构的多晶硅栅与外延硅层之间夹有ESD保护结构的二氧化硅栅介质；ESD保护结构的多晶硅栅与ESD保护结构的二氧化硅栅介质的两侧设有侧氧隔离墙。本发明使泄漏电流能够下沉至SOI衬底，且通过外延工艺使得ESD保护结构与有源区本征MOS管处于同一平面，这样便于后续工艺的处理。
-
公开(公告)号：CN101719498B
公开(公告)日：2011-09-07
申请号：CN200910199720.4
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/16 , H01L29/06 , H01L29/10 , H01L29/423
CPC classification number: H01L27/1211 , H01L21/823807 , H01L21/823821 , H01L21/845 , H01L29/42392
Abstract: 本发明公开了一种混合材料反型模式圆柱体全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区，其特征在于：所述的第一沟道及第二沟道均为圆柱体，且具有不同的半导体材料，所述的第一沟道为n型的Ge材料，所述的第二沟道为p型的Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在反型工作模式下，采用圆柱体全包围栅结构，高介电常数栅介质和金属栅，可避免多晶硅栅耗尽及短沟道效应等。
-
公开(公告)号：CN102104048A
公开(公告)日：2011-06-22
申请号：CN200910201331.0
申请日：2009-12-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/12 , H01L29/78 , H01L23/60 , H01L21/84 , H01L21/336
CPC classification number: H01L27/0266
Abstract: 本发明公开了一种用于绝缘体上硅技术的MOS型ESD保护结构及其制作方法。所述ESD保护结构包括直接连接SOI衬底体区的外延硅层；外延硅层的两侧为侧氧隔离墙，所述侧氧隔离墙用以划分ESD保护结构与本征有源结构；外延硅层的顶部左右两端分别为ESD保护结构的源漏区；外延硅层的顶部中心位置处向上生长有ESD保护结构的多晶硅栅；ESD保护结构的多晶硅栅与外延硅层之间夹有ESD保护结构的二氧化硅栅介质；ESD保护结构的多晶硅栅与ESD保护结构的二氧化硅栅介质的两侧设有侧氧隔离墙。本发明使泄露电流能够下沉至SOI衬底，且通过外延工艺使得ESD保护结构与有源区本征MOS管处于同一平面，这样便于后续工艺的处理。
-
公开(公告)号：CN102064097A
公开(公告)日：2011-05-18
申请号：CN200910198914.2
申请日：2009-11-17
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/20 , H01L27/092 , H01L29/04
Abstract: 本发明涉及一种混晶材料的制备方法及用该材料制备的半导体器件。首先在绝缘体上硅(SOI，Silicon On Insulator)材料的顶层硅上进行第一次图形化刻蚀，将窗口区向下刻蚀到露出支撑衬底硅层；再对埋氧层进行选择性刻蚀，在顶层硅和支撑衬底硅层之间形成腔体，使得埋氧层形成柱状结构；通过化学气相沉积在材料表面依次沉积SiGe合金层和间隔层；进行第二次图形化刻蚀，将第一次图形化刻蚀形成的窗口区由外延形成的TEOS、间隔层和SiGe合金层刻蚀掉，露出支撑硅衬底层；从露出的支撑硅衬底的上表面开始外延Si、Ge或者SiGe合金层；然后对整个材料的上表面进行刻蚀或者化学机械抛光，去除上表面由于外延形成的间隔层，最终在材料的上表面形成混合晶体(或混合晶向)材料。
-
-
-
-
-
-
-
-
-
Search Results
243
records
(took 0.061 seconds)
