公开(公告)号：CN101950723A

公开(公告)日：2011-01-19

申请号：CN201010220390.5

申请日：2010-07-06

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  伍青青 ,  罗杰馨 ,  肖德元 ,  王曦

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/06

CPC classification number: H01L29/78612 ,  H01L21/28518 ,  H01L29/78654

Abstract: 本发明公开了一种实现源体欧姆接触的SOI MOS器件制作方法，先制作栅区，进行高剂量的源区和漏区轻掺杂，形成较高浓度的轻掺杂N型源区和轻掺杂N型漏区，之后在栅区周围制备侧墙隔离结构，进行源区和漏区离子注入，通过一道在源区位置设有开口的掩膜版，倾斜的进行重掺杂P离子注入，从而在源区与体区之间形成重掺杂的P型区，最后在源区的部分表面形成一层金属，通过热处理使金属与其下的Si材料反应生成硅化物。本发明通过硅化物与其旁边的重掺杂P区形成欧姆接触，释放SOI MOS器件在体区积累的空穴，从而抑制SOIMOS器件的浮体效应，并具有不增加芯片面积，制造工艺简单与常规CMOS工艺相兼容等优点。

公开(公告)号：CN101924138A

公开(公告)日：2010-12-22

申请号：CN201010212125.2

申请日：2010-06-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  黄晓橹 ,  陈静

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L21/84 ,  H01L21/76264 ,  H01L21/823807 ,  H01L21/823878 ,  H01L27/1207 ,  H01L29/1054

Abstract: 本发明公开了一种防止浮体及自加热效应的MOS器件结构及其制备方法。该MOS器件结构，包括Si衬底和位于Si衬底之上的有源区，所述有源区包括沟道以及分别位于沟道两端的源区和漏区，在沟道之上设有栅区，在源区、漏区及沟道两侧与Si衬底之间设有绝缘埋层，在沟道中部与Si衬底之间设有SiGe隔层。该MOS器件结构的沟道可以通过SiGe隔层向Si衬底导电导热，防止了器件的浮体效应及自加热效应；在源漏区及沟道两侧与Si衬底之间保留绝缘埋层，可减小源漏区的寄生电容。该器件结构采用Si\SiGe\Si外延层通过刻蚀、掺杂、选择性刻蚀、填充绝缘介质等工艺制备，其步骤简单，易于实施，具有重要的应用价值。

公开(公告)号：CN101807517A

公开(公告)日：2010-08-18

申请号：CN201010114118.9

申请日：2010-02-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元

IPC: H01L21/02 ,  H01L21/768 ,  H01L29/92 ,  H01L23/522

CPC classification number: H01L23/5223 ,  H01L23/53238 ,  H01L23/53295 ,  H01L28/90 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种形成铜互连MIM电容器结构的方法及所形成的结构。该方法首先在铜互连结构中制造一个铜导电图形以及至少一个与所述铜导电图形相连的铜通孔栓；刻蚀掉所述铜通孔栓周围的绝缘层及刻蚀停止层，使所述铜通孔栓的上表面、侧面及所述铜导电图形的部分上表面露出；在所得结构表面形成介电层，之后在所得结构的凹陷区域填充保护材料；刻蚀其他铜导电图形所需的通孔和沟槽；然后去除所述保护材料；在除去所述保护材料后的凹陷区域以及刻蚀出的通孔和沟槽中镀铜，得到铜互连MIM电容器结构。本发明与铜互连制程工艺兼容的同时，可在有限的电极面积内，进一步增大电容器容量，简化工艺步骤，节约生产成本。

公开(公告)号：CN101771052A

公开(公告)日：2010-07-07

申请号：CN200910200965.4

申请日：2009-12-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  陈静

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L29/7841 ,  G11C11/404 ,  G11C2211/4016 ,  H01L27/10802

Abstract: 本发明公开了一种浮体动态随机存储器的单元结构及其制作工艺。其结构包括位于埋层氧化层上的P型半导体区、位于P型半导体区上的N型半导体区以及位于N型半导体区上的栅极区，N型半导体区、P型半导体区四周设有电隔离区。利用隔离的浮体栅二极管作存储节点，通过带与带间的隧道穿透，电子在浮体积聚定义为第一种存储状态；通过PN结正向偏置，电子从浮体发射出去或者空穴注入到浮体，定义为第二种存储状态；这两种状态造成浮体栅二极管(N+/P+)正向开启电压的差异，通过电流的大小可以感知。本发明是一种高效低功耗高密度栅二极管(N+/P+)浮体存储器单元，具备制作工艺简单、集成密度高、成本低廉及可靠性高等优点。

公开(公告)号：CN101916776B

公开(公告)日：2015-07-22

申请号：CN201010225623.0

申请日：2010-07-13

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  罗杰馨 ,  伍青青 ,  肖德元 ,  王曦

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/78612

Abstract: 本发明公开了一种具有BTS结构的SOIMOS器件及其制作方法。该SOIMOS器件的源区包括：两个重掺杂N型区、位于两个重掺杂N型区之间的重掺杂P型区、位于两个重掺杂N型区和重掺杂P型区之上的硅化物、以及与该硅化物相连的浅N型区；该重掺杂P型区与其上的硅化物形成欧姆接触，释放SOI MOS器件在体区积累的空穴，从而有效抑制SOI MOS器件的浮体效应，不增加芯片面积，并消除了传统BTS结构降低有效沟道宽度的缺点。制作时先通过离子注入的方法形成重掺杂P型区，再在源区表面形成金属，通过热处理使金属与其下的Si反应生成硅化物。该制造工艺简单与常规CMOS工艺相兼容。

公开(公告)号：CN101924138B

公开(公告)日：2013-02-06

申请号：CN201010212125.2

申请日：2010-06-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  黄晓橹 ,  陈静

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L21/84 ,  H01L21/76264 ,  H01L21/823807 ,  H01L21/823878 ,  H01L27/1207 ,  H01L29/1054

Abstract: 本发明公开了一种防止浮体及自加热效应的MOS器件结构及其制备方法。该MOS器件结构，包括Si衬底和位于Si衬底之上的有源区，所述有源区包括沟道以及分别位于沟道两端的源区和漏区，在沟道之上设有栅区，在源区、漏区及沟道两侧与Si衬底之间设有绝缘埋层，在沟道中部与Si衬底之间设有SiGe隔层。该MOS器件结构的沟道可以通过SiGe隔层向Si衬底导电导热，防止了器件的浮体效应及自加热效应；在源漏区及沟道两侧与Si衬底之间保留绝缘埋层，可减小源漏区的寄生电容。该器件结构采用Si\SiGe\Si外延层通过刻蚀、掺杂、选择性刻蚀、填充绝缘介质等工艺制备，其步骤简单，易于实施，具有重要的应用价值。

公开(公告)号：CN101916726B

公开(公告)日：2012-10-10

申请号：CN201010220198.6

申请日：2010-07-06

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  罗杰馨 ,  伍青青 ,  肖德元 ,  王曦

IPC: H01L21/336 ,  H01L21/3205 ,  H01L29/78

CPC classification number: H01L29/78654 ,  H01L29/78612

Abstract: 本发明公开了一种抑制SOI浮体效应的MOS结构的制作方法。本发明方法制作的SOIMOS结构，其有源区包括：体区、N型源区、N型漏区、重掺杂P型区；其N型源区由硅化物和与之相连的N型Si区两部分组成；所述重掺杂P型区位于硅化物与绝缘埋层之间，并分别与硅化物、体区、绝缘埋层及浅沟槽隔离结构相接触。制作时先通过离子注入的方法形成重掺杂P型区，再在源区的部分表面形成一层金属，通过热处理使金属与其下的Si材料反应生成硅化物。本发明通过硅化物与下方的重掺杂P区形成欧姆接触，释放SOI MOS器件在体区积累的空穴，从而抑制SOIMOS器件的浮体效应，并具有不增加芯片面积，制造工艺简单与常规CMOS工艺相兼容等优点。

公开(公告)号：CN102104048B

公开(公告)日：2012-05-30

申请号：CN200910201331.0

申请日：2009-12-17

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  罗杰馨 ,  伍青青 ,  宁冰旭 ,  薛忠营 ,  肖德元 ,  王曦

IPC: H01L27/12 ,  H01L29/78 ,  H01L23/60 ,  H01L21/84 ,  H01L21/336

CPC classification number: H01L27/0266

Abstract: 本发明公开了一种用于绝缘体上硅技术的MOS型ESD保护结构及其制作方法。所述ESD保护结构包括直接连接SOI衬底体区的外延硅层；外延硅层的两侧为侧氧隔离墙，所述侧氧隔离墙用以划分ESD保护结构与本征有源结构；外延硅层的顶部左右两端分别为ESD保护结构的源漏区；外延硅层的顶部中心位置处向上生长有ESD保护结构的多晶硅栅；ESD保护结构的多晶硅栅与外延硅层之间夹有ESD保护结构的二氧化硅栅介质；ESD保护结构的多晶硅栅与ESD保护结构的二氧化硅栅介质的两侧设有侧氧隔离墙。本发明使泄漏电流能够下沉至SOI衬底，且通过外延工艺使得ESD保护结构与有源区本征MOS管处于同一平面，这样便于后续工艺的处理。

公开(公告)号：CN101789435B

公开(公告)日：2011-11-16

申请号：CN200910200718.4

申请日：2009-12-24

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  俞跃辉 ,  肖德元 ,  王中健 ,  徐大朋

IPC: H01L27/12 ,  H01L29/78 ,  H01L29/38 ,  H01L21/84

Abstract: 本发明公开了一种基于垂直栅SOI CMOS器件的超结结构及其制作方法，该结构包括SOI衬底，以及生长在SOI衬底上的栅区、源区、沟道区、漂移区、漏区，所述栅区与埋氧层垂直并直接接触，沟道区和漏区之间设有pn柱区上下排列的漂移区，且漂移区中居于下方的柱区与漏区掺杂类型一致。本发明在垂直栅SOI CMOS器件的基础上，将单一掺杂类型的漂移区改造成pn柱区交错的漂移区，尽可能使得漂移区在达到击穿电压时全耗尽，各处电场分布得到优化，电场峰值在漂移区、漂移区与沟道区交界处、漂移区与漏区交界处降低并平坦化，在继承了垂直栅SOI CMOS器件消除浮体效应的基础上，大大提升了SOI LDMOS的抗高压击穿能力。

公开(公告)号：CN101771051B

公开(公告)日：2011-09-14

申请号：CN200910200964.X

申请日：2009-12-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  陈静

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L29/7841 ,  G11C11/404 ,  G11C2211/4016 ,  H01L27/10802

Abstract: 本发明公开了一种浮体动态随机存储器的单元结构及其制作工艺。其结构包括位于埋层氧化层上的N型半导体区、位于N型半导体区上的P型半导体区以及位于P型半导体区上的栅极区，P型半导体区、N型半导体区四周设有电隔离区。利用隔离的浮体栅二极管作存储节点，通过带与带间的隧道穿透，空穴在浮体积聚定义为第一种存储状态；通过PN结正向偏置，空穴从浮体发射出去或者电子注入到浮体，定义为第二种存储状态；这两种状态造成浮体栅二极管(P+/N+)正向开启电压的差异，通过电流的大小可以感知。本发明是一种高效低功耗高密度栅二极管(P+/N+)浮体存储器单元，具备制作工艺简单、集成密度高、成本低廉及可靠性高等优点。