公开(公告)号：CN102254830A

公开(公告)日：2011-11-23

申请号：CN201110231897.5

申请日：2011-08-12

申请人： 上海先进半导体制造股份有限公司

发明人： 刘建华 ,  吴晓丽

IPC分类号： H01L21/336 ,  H01L29/08 ,  H01L29/78

摘要： 本发明提供了一种DEPMOS晶体管及其形成方法，所述DEPMOS晶体管包括：半导体衬底；位于所述半导体衬底中的N阱；位于所述半导体衬底上的场氧化层；依次位于所述半导体衬底表面上的栅介质层和栅极，所述栅极具有相对的第一侧和第二侧；位于所述栅极第一侧和场氧化层之间的N阱中的漏端漂移区；位于所述栅极第二侧的N阱中的源区以及位于所述漏端漂移区中的漏区，其中，所述漏区与所述栅极第一侧和场氧化层之间具有间隔。本发明能够以较简单的方法较少或避免漏电问题。

公开(公告)号：CN102184871A

公开(公告)日：2011-09-14

申请号：CN201110143822.1

申请日：2011-05-31

申请人： 上海先进半导体制造股份有限公司

发明人： 刘建华 ,  林威

IPC分类号： H01L21/336 ,  H01L21/266

摘要： 本发明提供一种基于标准CMOS工艺的高压横向双扩散NMOS的制作方法，包括步骤：提供P型硅衬底，其上制作LOCOS，其划分为低压CMOS区域和高压LDNMOS区域；在LDNMOS区域注入磷并扩散，形成高压N阱；在CMOS区域进行双阱工艺，形成低压N阱及低压P阱；在LDNMOS区域依次形成厚栅氧层和薄栅氧层；依次形成多晶硅层和氮化硅层，依次刻蚀分别形成栅极和阻挡层；涂布光刻胶，经曝光和显影后露出LDNMOS的P型体区的注入位置；以光刻胶和阻挡层为掩模，分别以大于30°和小于7°的角度两次注入P型离子，形成LDNMOS的沟道；以栅极为对准标的，形成PMOS和NMOS的源区和漏区，以及LDNMOS的源区、漏区和P型体区接触端。本发明在栅极形成后采用大角度注入工艺形成沟道，无需长时间高温热过程，工艺互相兼容。

公开(公告)号：CN110858609B

公开(公告)日：2021-11-05

申请号：CN201810967106.7

申请日：2018-08-23

申请人： 上海先进半导体制造股份有限公司

发明人： 王学良 ,  刘建华 ,  郎金荣 ,  闵亚能

IPC分类号： H01L29/739 ,  H01L29/167

摘要： 本发明公开了一种IGBT及其制造方法，其中，所述IGBT中的目标区域掺杂有第一离子，其中，所述目标区域包括P型衬底、P型阱区、P型源区中的至少一种，所述第一离子的扩散系数大于硼离子的扩散系数。本发明中IGBT目标区域所掺杂的第一例子的扩散系数大于硼离子的扩散系数，不似现有技术中采用硼离子作为掺杂杂质，从而在相同条件下形成的杂质分布形貌更为渐变，也即形成的PN结为渐变结，进而提高了击穿电压、缩短了关断时间、提升了抗闩锁能力，进一步改良了IGBT的性能。此外，由于本发明的杂质扩散系数较大，从而能够在较低温度、较短时间内形成更宽、更深的PN结，具有一定的成本优势。

公开(公告)号：CN111223768A

公开(公告)日：2020-06-02

申请号：CN201811426432.3

申请日：2018-11-27

申请人： 上海先进半导体制造股份有限公司

发明人： 林威 ,  刘建华 ,  吴晓丽

IPC分类号： H01L21/266 ,  H01L21/8238 ,  H01L27/092

摘要： 本发明公开了一种低压CMOS器件的制作方法，包括以下步骤：在半导体基片上形成衬底区；在半导体基片上制作STI；在衬底区的上表面制作闸极；在半导体基片的上表面设置光胶，以形成透射区和阻挡区，透射区与低压阱的位置相对应；低能量注入第一掺杂离子，以在衬底区形成表面超导层；大角度注入第二掺杂离子，以在衬底区形成低压LDD晕环；高能量注入第二掺杂离子，使第二掺杂离子穿透闸极和STI，以在衬底区形成低压阱。本发明采用Halo注入结合高能注入，使用同一光罩实现低压阱和LDD晕环的制作，减少了光罩的数量，节省了成本。

公开(公告)号：CN110808283A

公开(公告)日：2020-02-18

申请号：CN201810885101.X

申请日：2018-08-06

申请人： 上海先进半导体制造股份有限公司

发明人： 王学良 ,  刘建华 ,  郎金荣 ,  闵亚能

IPC分类号： H01L29/739 ,  H01L29/06

摘要： 本发明公开了一种具有载流子存储区的LIGBT。所述LIGBT包括N型漂移区；所述N型漂移区包括N型硅条；所述N型硅条包括载流子存储区；所述载流子存储区掺杂有氢离子。本发明的LIGBT的N型漂移区包括N型硅条，并且该N型硅条包括掺杂有氢离子的载流子存储区，从而该载流子存储区既可以表现为空穴阻挡层，在LIGBT正向导通时，能够降低饱和压降Vcesat，也可以表现为复合中心，在LIGBT关断时，能够缩短少子的寿命，从而能够缩短关断时间。

公开(公告)号：CN104150435B

公开(公告)日：2016-04-13

申请号：CN201410418073.2

申请日：2014-08-22

申请人： 上海先进半导体制造股份有限公司

发明人： 刘建华

IPC分类号： B81C1/00

摘要： 本发明提供一种与CMOS工艺兼容的大面积微桥电阻阵列谐振腔工艺，包括步骤：提供衬底，其划分成待形成电阻阵列和其控制电路的第一、第二区域，按普通CMOS工艺在第二区域形成控制电路；在第一区域上生长氧化层，并在其上形成电阻阵列；在第一区域上生长阻挡层，并在其中形成第一凹槽；对控制电路作后段互连工艺，在第二区域的金属间介质层上形成钝化层，第一区域的阻挡层上方也淀积有层间介质层和金属间介质层；以钝化层为掩模，干法刻蚀第一区域的金属间介质层和层间介质层，并以阻挡层为掩模，继续刻蚀第一凹槽底部的氧化层至露出衬底，形成第二凹槽；使用湿法刻蚀法将电阻阵列下方的衬底刻蚀掉，形成谐振腔腔体，第二凹槽作为刻蚀溶液的导入通道。

公开(公告)号：CN102254830B

公开(公告)日：2014-01-01

申请号：CN201110231897.5

申请日：2011-08-12

申请人： 上海先进半导体制造股份有限公司

发明人： 刘建华 ,  吴晓丽

IPC分类号： H01L21/336 ,  H01L29/08 ,  H01L29/78

摘要： 本发明提供了一种DEPMOS晶体管及其形成方法，所述DEPMOS晶体管包括：半导体衬底；位于所述半导体衬底中的N阱；位于所述半导体衬底上的场氧化层；依次位于所述半导体衬底表面上的栅介质层和栅极，所述栅极具有相对的第一侧和第二侧；位于所述栅极第一侧和场氧化层之间的N阱中的漏端漂移区；位于所述栅极第二侧的N阱中的源区以及位于所述漏端漂移区中的漏区，其中，所述漏区与所述栅极第一侧和场氧化层之间具有间隔。本发明能够以较简单的方法较少或避免漏电问题。

公开(公告)号：CN102610506A

公开(公告)日：2012-07-25

申请号：CN201210081512.6

申请日：2012-03-23

申请人： 上海先进半导体制造股份有限公司

发明人： 刘建华

IPC分类号： H01L21/28 ,  H01L21/8249

摘要： 本发明涉及一种BCD工艺中双栅极氧化层的刻蚀方法，包括：提供一衬底，所述衬底包括并列的高压器件区和低压器件区；在所述衬底上热氧化形成高压器件区和低压器件区的栅氧化层，所述高压器件区的栅氧化层厚度大于低压器件区的栅氧化层；在所述高压器件区和低压器件区的栅氧化层上沉积多晶硅；刻蚀多晶硅形成所述高压器件区和低压器件区的栅极，停留在低压器件区的栅氧化层上；刻蚀去除所述高压器件区的栅氧化层；以所述高压器件区和低压器件区的栅极为掩膜，形成高压器件区和低压器件区的源/漏区。本发明解决了高压器件和低压器件因栅极氧化层厚度差，在同时去除中造成的低压器件有源区损伤而漏电和隔离失效或高压器件源/漏区无法形成硅化物。

公开(公告)号：CN102394221A

公开(公告)日：2012-03-28

申请号：CN201110366092.1

申请日：2011-11-17

申请人： 上海先进半导体制造股份有限公司

发明人： 刘建华

IPC分类号： H01L21/285 ,  H01L21/336 ,  H01L29/423 ,  H01L29/78

摘要： 本发明提供一种60伏高压LDPMOS结构及其制造方法，该制造方法包括步骤：提供P型硅衬底，其上形成有N型埋层和P型外延层；在P型外延层中高能注入N型杂质，形成低浓度的高压N阱；在高压N阱中高能注入P型杂质，形成低浓度的漏极漂移区域；在LDPMOS源区附近的沟道区注入N型杂质，形成阈值电压调节区域；在LDPMOS源区附近的栅极下面不能形成反型层的区域注入P型杂质，形成沟道连接区域；在P型外延层上形成多个场氧化层；在LDPMOS的栅极氧化层上热生长多晶硅栅；以多晶栅极为对准层，分别形成源极、漏极、衬底引出端和N阱引出端。本发明能够承受更高的击穿电压，避免深槽隔离或结隔离的复杂工艺流程，且与0.35μm低压CMOS工艺完全兼容。

公开(公告)号：CN102339755A

公开(公告)日：2012-02-01

申请号：CN201110295692.3

申请日：2011-09-30

申请人： 上海先进半导体制造股份有限公司

发明人： 吴晓丽 ,  刘建华

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/06

摘要： 本发明提供一种高压N型结型场效应晶体管的制造方法，包括步骤：提供P型半导体衬底，其上形成有P型埋层，作为背栅；在P型半导体衬底上形成P型外延层；在P型外延层上形成多个LOCOS，隔离出漏极、栅极、源极和背栅引出端的位置；在P型外延层中注入N型杂质，经过扩散形成低浓度N阱；在栅极的位置处注入P型杂质，经过扩散形成P型体区，作为栅极；在漏极与栅极之间的LOCOS上形成场板；在漏极和源极的位置处注入N型杂质形成漏极和源极，在栅极和背栅引出端的位置处注入P型杂质形成栅极引出端和背栅引出端。相应地，本发明还提供一种高压N型结型场效应晶体管。本发明能够减小漏极端的电场强度，增大安全工作区和击穿电压，与60V高压BCD工艺相兼容。