半导体器件
    32.
    发明授权

    公开(公告)号:CN100477261C

    公开(公告)日:2009-04-08

    申请号:CN03148613.4

    申请日:2003-06-20

    Inventor: 寺岛知秀

    CPC classification number: H01L27/0705 H01L27/088 H01L29/7393

    Abstract: 在作为锁存电路的大尺寸开关的场效应PMOS1与场效应PMOS2之间的区域,形成源电极Vdd(15)。该锁存电路是在2个大尺寸开关之中任一方下侧完全耗尽后的状态下使用的。连接到该源电极Vdd的P+型杂质扩散区(12)、N+型杂质扩散区(14)和P+型杂质扩散区(16),由场效应PMOS1和场场效应PMOS2共用。因此,可获得能够缩小对半导体衬底主表面平行方向的面积的半导体器件。

    半导体器件
    33.
    发明公开

    公开(公告)号:CN1741282A

    公开(公告)日:2006-03-01

    申请号:CN200510082100.4

    申请日:2005-07-06

    Inventor: 寺岛知秀

    CPC classification number: H01L29/7395 H01L27/0647 H01L29/7393

    Abstract: 本发明的课题是,提供可同时改善IGBT的工作和逆向导通功能这两者的特性的半导体器件。该半导体器件1A包括:在N-外延层5的表面层上隔开各P扩散区9、11而形成的P扩散区23;在P扩散区23的表面层上被P扩散区23包围而形成的N+扩散区25;在设置在N+扩散区25上的同时,与第1集电极电极19a连接的第2集电极电极19b;以及跨设在P扩散区23和N-外延层5上,构成从N-外延层5到P扩散区23的导电路径的电极27。

    半导体装置
    35.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN118198114A

    公开(公告)日:2024-06-14

    申请号:CN202311679162.8

    申请日:2023-12-08

    Abstract: 提供即使是在背面侧具有栅极电极的结构也能够实现量产化的半导体装置。具有:用于通断的第1控制电极及第2控制电极,它们分别设置于半导体衬底的第1主面及第2主面;第1控制电极焊盘,其与第1控制电极电连接;第1贯通孔,其将半导体衬底沿厚度方向贯通,在内部具有将第1主面与第2主面之间电连接的导电体;以及第2控制电极焊盘,其设置于第1主面之上,经由第1贯通孔与第2控制电极电连接。

    半导体装置
    36.
    发明授权

    公开(公告)号:CN111834443B

    公开(公告)日:2024-06-07

    申请号:CN202010284775.1

    申请日:2020-04-13

    Inventor: 寺岛知秀

    Abstract: 提供抑制了能量损耗的减少和双极劣化的半导体装置。具有晶体管、寄生晶体管、寄生二极管及pn结二极管,该晶体管具有:第一导电型的第一半导体层;第一半导体层之上的第二半导体层;第二导电型的第一杂质区域,其设置于第二半导体层的上层部;第一导电型的第二杂质区域,其设置于第一杂质区域的上层部;栅极电极,其与第一杂质区域和第二半导体层以将栅极绝缘膜夹在中间的方式相对;以及第一及第二主电极,该寄生晶体管将第二杂质区域作为集电极,将第一及第二半导体层作为发射极,将第一杂质区域作为基极,该寄生二极管将第一杂质区域作为阳极,将第一及第二半导体层作为阴极,该pn结二极管将第一杂质区域作为阳极,将第二杂质区域作为阴极。

    半导体装置及半导体装置的制造方法

    公开(公告)号:CN111354779B

    公开(公告)日:2023-09-12

    申请号:CN201911292896.4

    申请日:2019-12-16

    Abstract: 本发明涉及半导体装置及半导体装置的制造方法。提供用于在具有电压感测构造的半导体装置中对寄生晶体管的动作进行抑制的技术。半导体装置具有半导体层(2)、第一杂质区域(3A)、第二杂质区域(3B)、第一半导体区域(4A)、第二半导体区域(4B)、第一电极(6)、第二电极(S1)、第三电极(S2),第二杂质区域至少在第二半导体区域的下方具有低寿命区域(1000),该低寿命区域(1000)是具有比第二杂质区域的表层的缺陷密度高的缺陷密度的区域或扩散了重金属的区域。

    半导体装置
    38.
    发明授权

    公开(公告)号:CN102760733B

    公开(公告)日:2015-04-01

    申请号:CN201210232855.8

    申请日:2008-12-29

    Inventor: 寺岛知秀

    Abstract: 本发明的“半导体装置”在维持绝缘栅双极型晶体管的开关特性及其低导通电阻的同时改善耐压特性,并减少占有面积。在用以抑制绝缘栅双极型晶体管(IGBT:2)断开时的空穴流入的P沟道MOS晶体管(PQ)的栅极电极节点(6)上,设置在IGBT的非导通状态时缓和施加在栅绝缘膜上的电压的电压缓和元件(1)。

    内置绝缘栅双极晶体管的半导体装置

    公开(公告)号:CN102280450A

    公开(公告)日:2011-12-14

    申请号:CN201110213248.2

    申请日:2009-08-26

    Inventor: 寺岛知秀

    CPC classification number: H01L27/0716 H01L27/0623

    Abstract: 本发明涉及内置绝缘栅双极晶体管的半导体装置。半导体装置具有:P型半导体区域(10)和MOS晶体管(PQ)。MOS晶体管(PQ)包括:栅电极(21)、集电极(23)、漏电极(24)、N型杂质区域(12a)和P型杂质区域(19a、19b)。N型杂质区域(12a)与漏电极(24)电连接。P型杂质区域(19a)与集电极(23)电连接。P型杂质区域(19b)与漏电极(24)电连接。半导体装置还具有N型杂质区域(12b)和电极(27)。N型杂质区域(12b)与栅电极(21)电连接。电极(27)经由绝缘膜(28)形成在P型半导体区域(10)上,且与栅电极(21)电连接。由此,能够维持特性并且降低元件的占有面积。

Patent Agency Ranking