非易失性存储器件
    32.
    发明授权

    公开(公告)号:CN101859778B

    公开(公告)日:2015-04-08

    申请号:CN201010163558.3

    申请日:2010-04-12

    Abstract: 本发明提供一种具有三维结构的非易失性存储器件。该非易失性存储器件可以包括:单元阵列,具有三维地布置在半导体基板上的线状的多个导电图案,单元阵列彼此分离;半导体图案,从半导体基板延伸以与导电图案的侧壁交叉;公共源极区,沿导电图案延伸的方向设置在半导体图案下部分之下的半导体基板中;第一杂质区,设置在半导体基板中,使得第一杂质区沿与导电图案交叉的方向延伸以电连接公共源极区;以及第一接触孔,暴露第一杂质区的在分离的单元阵列之间的部分。

    半导体器件制造工艺中的等离子体蚀刻法

    公开(公告)号:CN1132232C

    公开(公告)日:2003-12-24

    申请号:CN96113405.4

    申请日:1996-09-10

    CPC classification number: H01L21/32137

    Abstract: 本发明涉及半导体器件制造工艺中用等离子体选择蚀刻圆片上的载硅层,它包括:采用混合气体作为供应气体,混合气体由含氯或氟的蚀刻气体和另一种在等离子体放电时产生碳烯结构中间生成物的气体混合物组成;在断面的载硅层受蚀刻的侧壁上形成在等离子体状态下产生的聚合物,该聚合物为所述中间生成物的混合材料。因此,本发明的蚀刻层断面足以用来制造要求高集成度和超细线条的半导体器件,从而可以制取高容量、高功能的半导体器件。

    包括电阻器结构的半导体器件

    公开(公告)号:CN110828427A

    公开(公告)日:2020-02-21

    申请号:CN201910312015.4

    申请日:2019-04-18

    Abstract: 提供了一种半导体器件,其包括衬底,所述衬底包括电阻器区域、位于电阻器区域中的多个下图案以及位于多个下图案上且位于电阻器区域中的衬底上的电阻器线图案。多个下图案在与衬底的表面平行的第一方向上延伸,并且在与第一方向垂直且与衬底的表面平行的第二方向上彼此间隔开。电阻器线图案在第二方向上延伸。位于下图案上的电阻器线图案具有在与衬底的表面垂直的第三方向上突出的上表面和下表面。

    半导体器件
    37.
    发明授权

    公开(公告)号:CN106486460B

    公开(公告)日:2019-09-27

    申请号:CN201610726103.5

    申请日:2016-08-25

    Abstract: 本公开提供一种半导体器件。该半导体器件包括形成在基板上的彼此间隔开的多个线图案,所述多个线图案具有第一宽度并在第一方向上平行于彼此延伸。所述多个线图案中的第一线图案可以包括在垂直于第一方向的第二方向上具有第二宽度的更宽部分,该第二宽度大于第一宽度。一个或多个第二线图案可以邻近于第一线图案定位并包括关于第一线图案的更宽部分共形地形成的共形部分。一个或多个第三线图案可以邻近于第二线图案定位并包括靠近一个或多个第二线图案的共形部分的端部。

Patent Agency Ranking