半导体器件以及包括该半导体器件的电子系统

    公开(公告)号:CN117641923A

    公开(公告)日:2024-03-01

    申请号:CN202310614431.6

    申请日:2023-05-29

    Inventor: 郑恩宅 成锡江

    Abstract: 一种半导体器件可以包括:外围电路结构,包括单元区域和外部区域;单元结构,在单元区域上;外部结构,在外部区域上;以及绝缘层。外部结构可以包括:虚设堆叠结构;贯通电极,穿透虚设堆叠结构并且连接到外围电路结构;以及虚设竖直结构,与贯通电极相邻并且穿透虚设堆叠结构的至少一部分。绝缘层可以在虚设堆叠结构与外围电路结构之间。虚设堆叠结构可以包括下虚设堆叠结构和在所述下虚设堆叠结构上的上虚设堆叠结构。上虚设堆叠结构可以包括堆叠在下虚设堆叠结构上的上虚设图案。下虚设堆叠结构可以包括堆叠在外部区域上的下虚设图案。

    具有接合结构的半导体器件和包括该半导体器件的电子系统

    公开(公告)号:CN117596868A

    公开(公告)日:2024-02-23

    申请号:CN202310981686.6

    申请日:2023-08-04

    Abstract: 一种半导体器件,包括:第一结构,包括第一衬底和设置在第一衬底上的外围电路;以及第二结构,包括公共源极板和单元堆叠,该单元堆叠设置在公共源极板上并包括多个栅电极和沟道结构,其中,单元堆叠包括多个单元块,该多个单元块包括多个主块和设置在多个主块的一侧处的至少一个虚设块,其中,公共源极板包括主公共源极线区域和虚设公共源极线区域,其中,主公共源极线区域与多个主块重叠,并且虚设公共源极线区域与主公共源极线区域分开,并通过与至少一个虚设块电隔离而与至少一个虚设块重叠。

    集成电路器件和包括该集成电路器件的数据存储系统

    公开(公告)号:CN117337043A

    公开(公告)日:2024-01-02

    申请号:CN202310692665.2

    申请日:2023-06-12

    Abstract: 一种集成电路器件包括半导体衬底和衬底上的公共源极结构。设置了存储单元栅电极的竖直堆叠,其在公共源极结构和衬底之间延伸。该存储单元栅电极的竖直堆叠包括第一擦除控制栅电极、以及在第一擦除控制栅电极和衬底之间延伸的多条字线。设置了至少一个沟道结构,其竖直地穿透该存储单元栅电极的竖直堆叠。设置了源极突起图案,其电连接到公共源极结构。源极突起图案充分地延伸穿过该存储单元栅电极的竖直堆叠,使得源极突起图案的一部分与第一擦除控制栅电极的侧壁相对延伸。

    半导体器件和包括该半导体器件的电子系统

    公开(公告)号:CN115643759A

    公开(公告)日:2023-01-24

    申请号:CN202210842795.5

    申请日:2022-07-18

    Abstract: 公开了半导体器件和包括其的电子系统。该半导体器件可以包括:堆叠结构,在第一方向上延伸并且包括垂直堆叠在基板上的栅电极;在堆叠结构上水平间隔开的选择结构;上隔离结构,在选择结构之间并在堆叠结构上沿第一方向延伸;以及穿透堆叠结构和选择结构的垂直结构。垂直结构包括第一垂直结构,该第一垂直结构沿第一方向排列并且穿透上隔离结构的部分。每个选择结构包括选择栅电极和围绕选择栅电极的顶表面、底表面和侧壁表面的水平电介质图案。每个选择栅电极包括在第一方向上延伸的线部分、以及从线部分垂直突出并围绕每个第一垂直结构的至少一部分的电极部分。

    半导体装置及包括其的数据存储系统

    公开(公告)号:CN115568222A

    公开(公告)日:2023-01-03

    申请号:CN202210779263.1

    申请日:2022-07-01

    Abstract: 提供了半导体装置及数据存储系统。半导体装置包括:第一结构,具有第一存储区域、第二存储区域、位于二者之间的扩展区域、以及字线;以及第二结构,具有与扩展区域交叠的电路区域。字线包括位于不同水平高度处的第一公共字线和第二公共字线以及位于相同水平高度处且间隔开的第一中间单独字线和第二中间单独字线。第一公共字线和第二公共字线均位于第一存储区域、第二存储区域和扩展区域中。第一中间单独字线在第一公共字线与第二公共字线之间的水平高度处位于第一存储区域中并且延伸到扩展区域中。第二中间单独字线位于第二存储区域中并且延伸到扩展区域中。电路区域包括连接到字线的传输晶体管。传输晶体管在扩展区域中与字线交叠。

    半导体器件和包括该半导体器件的数据存储系统

    公开(公告)号:CN114520232A

    公开(公告)日:2022-05-20

    申请号:CN202111357585.9

    申请日:2021-11-16

    Abstract: 提供了半导体器件和包括其的数据存储系统。所述半导体器件包括:半导体衬底,具有彼此相对的第一表面和第二表面;背侧绝缘层,位于半导体衬底的所述第二表面下方;外部输入/输出导电图案,位于背侧绝缘层下方;电路器件,包括栅电极和源极/漏极区,电路器件位于半导体衬底的第一表面上;内部输入/输出导电图案,位于半导体衬底的第一表面上,内部输入/输出导电图案具有与栅电极的至少一部分设置在同一水平高度上的至少一部分;贯通电极结构,穿透半导体衬底和背侧绝缘层,并电连接到内部输入/输出导电图案和外部输入/输出导电图案;以及存储单元阵列区域,在半导体衬底的第一表面上设置在比电路器件高的水平高度上。

    半导体存储器装置以及包括其的电子系统

    公开(公告)号:CN114388524A

    公开(公告)日:2022-04-22

    申请号:CN202111215356.3

    申请日:2021-10-19

    Abstract: 提供了半导体存储器装置和包括其的电子系统。所述半导体存储器装置包括:第一基底,包括背对的第一表面和第二表面;模制结构,包括堆叠在第一基底的第一表面上的多个栅电极;沟道结构,穿过模制结构;第一接触过孔,穿透第一基底;第二基底,包括背对的第三表面和第四表面;电路元件,在第二基底的第三表面上;第一贯穿过孔,穿过模制结构,连接第一接触过孔和电路元件,第一贯穿过孔包括第一导电图案以及将第一导电图案与模制结构分开的第一间隔膜;以及第二贯穿过孔,穿过模制结构且与第一贯穿过孔分隔开,第二贯穿过孔包括第二导电图案以及将第二导电图案与第一基底和模制结构分开的第二间隔膜。

    半导体存储装置和包括其的电子系统

    公开(公告)号:CN114373490A

    公开(公告)日:2022-04-19

    申请号:CN202111171793.X

    申请日:2021-10-08

    Abstract: 提供了半导体存储装置和包括其的电子系统。所述半导体存储装置包括:第一半导体芯片,包括上输入/输出焊盘;第二半导体芯片,包括下输入/输出焊盘;以及衬底附接膜,附接第一半导体芯片和第二半导体芯片。第一半导体芯片和第二半导体芯片均包括:第一衬底,包括面对衬底附接膜的第一面以及第二面;模制结构,包括栅电极;沟道结构,穿透模制结构并与栅电极相交;第二衬底,包括面对第一面的第三面以及第四面;第一电路元件,位于第二衬底的第三面上;以及接触通路,穿透第一衬底并连接到第一电路元件。上输入/输出焊盘和下输入/输出焊盘分别位于第一半导体芯片和第二半导体芯片的第二面上,并接触第一半导体芯片和第二半导体芯片的接触通路。

    半导体存储器件
    40.
    发明公开

    公开(公告)号:CN113972214A

    公开(公告)日:2022-01-25

    申请号:CN202110828263.1

    申请日:2021-07-21

    Abstract: 一种半导体存储器件,包括:第一堆叠结构、第一支撑层、第二堆叠结构、块切割结构、以及在所述第二堆叠结构上并且由第二切割图案分开的第二支撑层。所述第一堆叠结构包括第一堆叠和第二堆叠,所述第二堆叠结构包括由所述块切割结构分开的第三堆叠和第四堆叠,所述第一支撑层在所述第一堆叠和所述第二堆叠上,所述第二支撑层在所述第三堆叠和所述第四堆叠上,第一切割图案包括所述块切割结构上并且连接所述第一支撑层和所述第二堆叠的第一连接,并且所述第二支撑层的所述第二切割图案包括所述块切割结构上并且连接设置在所述第三堆叠和所述第四堆叠上的所述第二支撑层的第二连接。

Patent Agency Ranking