-
公开(公告)号：CN114360629A
公开(公告)日：2022-04-15
申请号：CN202111632356.3
申请日：2021-12-29
Applicant: 长江存储科技有限责任公司
Abstract: 本申请提供了一种存储器芯片的测试方法，其中被测试的存储器芯片具有对应数据通道的数据输入/输出端口和芯片使能端口，测试方法包括：从数据输入/输出端口接收来自测试仪的模式编码信号，模式编码信号包括用于控制芯片使能端口的第一编码信息；以及在测试的过程中基于第一编码信息控制芯片使能端口。本申请的测试方法通过减少单个存储器芯片占用探针的数量来提高测试仪的测试效率，在一定程度上提高了测试仪并行测试芯片的能力，减少了芯片测试的时间，提高了测试效率，降低了生产成本。同时，使用更少的探针进行芯片测试可在一定程度上减少探针之间的信号串扰，提高测试质量。
-
公开(公告)号：CN110993009B
公开(公告)日：2022-03-11
申请号：CN201911203481.5
申请日：2019-11-29
Applicant: 长江存储科技有限责任公司
Abstract: 本发明提供一种3D NAND存储器擦除时的电压控制方法，在真存储单元的字线的偏置电压处于擦除控制电压时，将阱掺杂区的偏置电压上升至擦除工作电压并保持所述擦除工作电压，在阱掺杂区的偏置电压上升至第一中间电压期间，将伪存储单元的字线的偏置电压保持在第一预设电压，而后，将伪存储单元的字线设置为浮置状态，其中，第一预设电压小于第一中间电压，这样，减小伪存储单元所在的字线的电压与相邻的真存储单元所在的字线的电压差，避免在真存储器单元所在的字线和伪存储器所在的字线之间产生隧穿，从而避免伪存储器单元阈值电压漂移，避免存储器单元串电流的降低，进而避免真存储器单元的读错误。
-
公开(公告)号：CN113853655A
公开(公告)日：2021-12-28
申请号：CN202180002843.3
申请日：2021-08-27
Applicant: 长江存储科技有限责任公司
Abstract: 在某些方面，一种存储器件，包括：存储单元；以及外围电路，耦合到所述存储单元。所述外围电路被配置为：对所述存储单元中的选择的存储单元启动编程操作；获得所述编程操作期间一个或多个暂停的发生次数；以及基于暂停的所述发生次数确定用于所述编程操作的编程脉冲限制。
-
公开(公告)号：CN111581120B
公开(公告)日：2021-08-17
申请号：CN202010380600.0
申请日：2019-04-30
Applicant: 长江存储科技有限责任公司
Abstract: 提供了一种包括闪存和闪存控制器的电子设备。闪存控制器耦合到闪存，并用于管理对闪存的数据存取。闪存控制器包括定时器、存储器和耦合到定时器和存储器的微控制器。定时器用于产生时钟中断。存储器用于在预定时间段内保持被编程到闪存中的数据的条目列表。在每个时钟中断时，微控制器用于写入被编程到闪存中的数据的条目以更新条目列表。
-
公开(公告)号：CN110383232B
公开(公告)日：2021-03-23
申请号：CN201980000831.X
申请日：2019-05-05
Applicant: 长江存储科技有限责任公司
IPC: G06F3/06
Abstract: 一种存储器控制系统包括存储器接口、微控制器和序列处理单元。所述存储器接口电路接收存储器操作命令，并且根据所述存储器操作命令来生成多个操作指令。所述微控制器被耦合到所述存储器接口电路。所述微控制器接收多个操作指令并且通过预定协议根据调度算法来生成多个任务指令。所述序列处理单元被耦合到所述微控制器。所述序列处理单元通过预定协议接收多个任务指令并且利用所述序列处理单元的所述至少一个有限状态机根据所述多个任务指令来控制存储器件的多个电路。
-
Patent Agency Ranking
公开(公告)号：CN112106139A
公开(公告)日：2020-12-18
申请号：CN202080001907.3
申请日：2020-08-13
Applicant: 长江存储科技有限责任公司
IPC: G11C11/407
Abstract: 本公开内容的各方面提供半导体存储设备。半导体存储设备包括存储单元阵列和与该存储单元阵列耦合的外围电路。存储单元阵列包括多个存储单元。外围电路包括可编程逻辑电路，该可编程逻辑电路被配置为在半导体存储设备上电之后执行逻辑功能。
-
公开(公告)号：CN109192732B
公开(公告)日：2020-08-25
申请号：CN201811014595.0
申请日：2018-08-31
Applicant: 长江存储科技有限责任公司
IPC: H01L27/1157 , H01L27/11578
Abstract: 本申请公开了一种半导体器件的制造方法，由该方法制成的半导体器件中，其每个沟道孔内的第一掺杂类型材料层和第二掺杂类型材料层作为对应存储串的各个存储单元的源极和漏极，同一存储串内的各个存储单元均可以通过源极和漏极实现电路通路，因而，通过源极和漏极能够将同一存储串内的各个存储单元形成并联结构。如此，在每个存储单元的栅极上施加较小的控制电压即可实现对存储单元的选通，而且，因同一存储串内的各个存储单元为并联结构。因而，该存储器的结构有利于降低存储器中的读取干扰、传输干扰和编辑干扰。此外，漏极与源极形成的PN结与电荷遂穿层可以零距离接触，减小了穿过PN结处的遂穿电流的衰减，提高了半导体器件的各种操作速率。
-
公开(公告)号：CN109192732A
公开(公告)日：2019-01-11
申请号：CN201811014595.0
申请日：2018-08-31
Applicant: 长江存储科技有限责任公司
IPC: H01L27/1157 , H01L27/11578
Abstract: 本申请公开了一种半导体器件的制造方法，由该方法制成的半导体器件中，其每个沟道孔内的第一掺杂类型材料层和第二掺杂类型材料层作为对应存储串的各个存储单元的源极和漏极，同一存储串内的各个存储单元均可以通过源极和漏极实现电路通路，因而，通过源极和漏极能够将同一存储串内的各个存储单元形成并联结构。如此，在每个存储单元的栅极上施加较小的控制电压即可实现对存储单元的选通，而且，因同一存储串内的各个存储单元为并联结构。因而，该存储器的结构有利于降低存储器中的读取干扰、传输干扰和编辑干扰。此外，漏极与源极形成的PN结与电荷遂穿层可以零距离接触，减小了穿过PN结处的遂穿电流的衰减，提高了半导体器件的各种操作速率。
-
公开(公告)号：CN120032691A
公开(公告)日：2025-05-23
申请号：CN202311574212.6
申请日：2023-11-22
Applicant: 长江存储科技有限责任公司
IPC: G11C16/04 , G11C11/408 , G11C11/4094
Abstract: 本公开实施例公开了一种存储器装置及其控制方法以及存储器系统，所述存储器装置包括：存储阵列以及与所述存储阵列耦合的外围电路，所述存储阵列包括多个存储行，每一个所述存储行包括耦合在一条字线上的多个存储单元；所述外围电路被配置为：响应于读取命令，判断刷新表中是否存在与所述读取命令对应的第一存储行的第一地址信息相同的地址信息；所述刷新表存储有多个地址信息，每一个地址信息对应所述多个存储行中的一个存储行；响应于所述刷新表中存在与所述第一地址信息相同的地址信息，将与所述第一地址信息相同的地址信息从所述刷新表中删除。
-
公开(公告)号：CN119673241A
公开(公告)日：2025-03-21
申请号：CN202311220208.X
申请日：2023-09-20
Applicant: 长江存储科技有限责任公司
IPC: G11C11/406
Abstract: 本公开实施例公开了一种存储器及其操作方法、存储器系统和电子设备。该存储器包括外围电路；外围电路包括：第一寄存电路，第一寄存电路被配置为存储多个初始刷新率；多个初始刷新率和多个初始温度区段一一对应；温度感测电路，温度感测电路被配置为基于感测的温度生成温度信号；控制逻辑电路，控制逻辑电路被配置为基于温度信号和配置映射表确定目标配置刷新率，将多个初始刷新率中的目标初始刷新率调整为目标配置刷新率；配置映射表包括多个配置温度区段和多个配置刷新率，多个配置温度区段和多个配置刷新率一一对应。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.032 seconds)
