-
Patent Agency Ranking
公开(公告)号：CN119673241A
公开(公告)日：2025-03-21
申请号：CN202311220208.X
申请日：2023-09-20
Applicant: 长江存储科技有限责任公司
IPC: G11C11/406
Abstract: 本公开实施例公开了一种存储器及其操作方法、存储器系统和电子设备。该存储器包括外围电路；外围电路包括：第一寄存电路，第一寄存电路被配置为存储多个初始刷新率；多个初始刷新率和多个初始温度区段一一对应；温度感测电路，温度感测电路被配置为基于感测的温度生成温度信号；控制逻辑电路，控制逻辑电路被配置为基于温度信号和配置映射表确定目标配置刷新率，将多个初始刷新率中的目标初始刷新率调整为目标配置刷新率；配置映射表包括多个配置温度区段和多个配置刷新率，多个配置温度区段和多个配置刷新率一一对应。
-
公开(公告)号：CN120071994A
公开(公告)日：2025-05-30
申请号：CN202311614274.5
申请日：2023-11-28
Applicant: 长江存储科技有限责任公司
IPC: G11C16/08
Abstract: 本公开实施例公开了一种存储器装置及其操作方法、存储器系统、计算机可读存储介质，本公开实施例提供的存储器装置，包括：第一缺陷地址信息存储器，被配置为存储多条初始缺陷地址信息；多条初始缺陷地址信息包括初始目标缺陷地址信息以及多条初始非目标缺陷地址信息；缺陷地址信息处理电路，与第一缺陷地址信息存储器连接，被配置为将初始目标缺陷地址信息和每一条初始非目标缺陷地址信息进行比较，并根据比较结果确定是否对初始非目标缺陷地址信息进行处理，并输出与多条初始缺陷地址信息对应的多条缺陷地址信息；以及第二缺陷地址信息存储器，与缺陷地址信息处理电路连接，被配置为存储多条缺陷地址信息。
-
公开(公告)号：CN118284939A
公开(公告)日：2024-07-02
申请号：CN202280005035.7
申请日：2022-11-02
Applicant: 长江存储科技有限责任公司
IPC: G11C29/00
Abstract: 一种在具有共同耦接的一个或多个焊盘的多个非易失性存储器管芯中的每一者中配置终端电阻电路的方法，包括：由每个非易失性存储器管芯确定该非易失性存储器管芯是操作的目标还是非目标；由非易失性存储器管芯中的确定其为目标的每个非易失性存储器管芯设置第一终端电阻配置值，由非易失性存储器管芯中的确定其为非目标的每个非易失性存储器管芯设置第二终端电阻配置值；由每个目标非易失性存储器管芯至少部分地基于第一终端电阻配置值来配置其对应的终端电阻电路以提供第一阻抗，并且与由每个目标非易失性存储器管芯进行配置同时地，由每个非目标非易失性存储器管芯至少部分地基于第二终端电阻配置值来配置其对应的终端电阻电路以提供第二阻抗。
-
公开(公告)号：CN113921062A
公开(公告)日：2022-01-11
申请号：CN202111095449.7
申请日：2021-09-17
Applicant: 长江存储科技有限责任公司
Abstract: 本申请实施例提供一种存储器存储器及其编程方法，所述方法包括：将第一编程脉冲施加到被选择的存储单元的字线，对所述被选择的存储单元进行第一编程；对经过第一编程的存储单元进行编程验证；其中，当所述编程验证为当前编程循环中的首次验证，则基于第一感应时长进行第一验证；当所述编程验证不是当前编程循环中的首次验证，基于第二感应时长进行第二验证；所述第二感应时长与所述第一感应时长不同。
-
公开(公告)号：CN120048299A
公开(公告)日：2025-05-27
申请号：CN202311607822.1
申请日：2023-11-27
Applicant: 长江存储科技有限责任公司
IPC: G11C7/06 , G11C11/4063
Abstract: 本申请实施例提供一种存储器装置及其操作方法、存储器系统以及感测电路。其中，存储器装置包括：存储器单元阵列；第一感测电路，通过第一数据线对耦合至存储器单元阵列；第二感测电路，通过第二数据线对耦合至第一数据线对；隔离电路，位于第一数据线对和第二数据线对之间；控制电路，被配置为：第一感测阶段，控制第一感测电路将数据信号放大至第一感测信号，控制隔离电路连通第一数据线对和第二数据线对；第二感测阶段和第二感测阶段之后的预充电阶段，控制隔离电路断开第一数据线对和第二数据线对，第二感测阶段控制第二感测电路将第一感测信号放大至第二感测信号，预充电阶段控制第二感测电路将第二数据线对充电至预充电电压。
-
-
-
-
Search Results
5
records
(took 0.022 seconds)
