-
公开(公告)号：CN113035256B
公开(公告)日：2022-05-10
申请号：CN202110351844.0
申请日：2018-11-05
Applicant: 长江存储科技有限责任公司
Abstract: 本发明实施例公开了一种闪存器的数据读取方法及装置、存储设备。所述方法包括：在干扰抑制阶段，向闪存器选择的字线施加用于抑制读取干扰的第一电压；在读取阶段，向所述闪存器选择的字线施加用于读取数据的第二电压；所述在干扰抑制阶段，向闪存器选择的字线施加用于抑制读取干扰的第一电压，包括：在位于所述读取阶段之前的第一干扰抑制阶段，向所述闪存器选择的字线施加第一子电压；所述第一电压包括所述第一子电压；所述第一子电压高于所述第二电压。
-
公开(公告)号：CN110114878A
公开(公告)日：2019-08-09
申请号：CN201880005382.3
申请日：2018-05-24
Applicant: 长江存储科技有限责任公司
IPC: H01L27/1157 , H01L27/11578
Abstract: 公开了一种三维存储器器件的结构与方法。在一个示例中，存储器器件包括穿过交替导体/电介质堆叠而设置的多个垂直存储器串。各存储器串包括复合电介质层与隧穿式场效应晶体管的半导体层。隧穿式场效应晶体管的半导体层包括N型半导体层与P型半导体层。
-
公开(公告)号：CN109103195A
公开(公告)日：2018-12-28
申请号：CN201811011692.4
申请日：2018-08-31
Applicant: 长江存储科技有限责任公司
IPC: H01L27/11563 , H01L27/1157 , H01L27/1158
Abstract: 本申请公开了一种三维存储器的制造方法，由该方法制成的存储器中，其每个沟道孔内的第一掺杂类型材料层和第二掺杂类型材料层作为对应存储串的各个存储单元的源极和漏极，同一存储串内的各个存储单元均可以通过源极和漏极实现电路通路，因而，通过同一沟道孔内的第一掺杂类型材料层和第二掺杂类型材料层能够将同一存储串内的各个存储单元形成并联结构。如此，在每个存储单元的栅极上施加较小的控制电压即可实现对存储单元的选通，而且，因同一存储串内的各个存储单元为并联结构。因而，该三维存储器的结构有利于降低三维存储器中的读取干扰、传输干扰和编辑干扰。
-
公开(公告)号：CN107562655A
公开(公告)日：2018-01-09
申请号：CN201710773983.6
申请日：2017-08-31
Applicant: 长江存储科技有限责任公司
IPC: G06F12/1036
Abstract: 本申请实施例公开了一种数据存储方法和装置，所述方法包括：获取非易失性存储器的第一存储空间的初始存储地址；从所述第一存储空间的初始存储地址开始计数并存储第一数据，每存储一个所述第一数据，均在存储该第一数据对应的存储地址上加1；所述第一存储空间的比特数大于所述第一数据的比特数；当计数达到预设次数时，将存储地址加预设数目，得到第二存储空间中的预设存储地址，以从所述第二存储空间中的预设存储地址开始计数并存储第二数据，第一存储空间中存储地址的标识和第二存储空间中存储地址的标识不同。
-
公开(公告)号：CN107527919A
公开(公告)日：2017-12-29
申请号：CN201710772503.4
申请日：2017-08-31
Applicant: 长江存储科技有限责任公司
IPC: H01L27/1157 , H01L27/11578
CPC classification number: H01L27/1157 , H01L27/11578
Abstract: 本发明提供了一种3D NAND存储器件及其制造方法，该存储器件包括：基底、堆叠层、沟道孔、ONO层、N+漏极层以及P+源极层。通过N+漏极层与P+源极层形成电路通道，可见，多个本结构的存储单元之间，是并联的关系，这样就无需在字线WL上加载高电压的方式进行存储单元的选择，即，通过施加一个低电压即可实现数据的传输，降低了读取干扰和传输干扰，并且，通过开关管的通道电阻不会影响读操作中各个存储单元的串联电阻，使得本3D NAND存储器件的读取操作更精准。
-
Patent Agency Ranking
公开(公告)号：CN110993009B
公开(公告)日：2022-03-11
申请号：CN201911203481.5
申请日：2019-11-29
Applicant: 长江存储科技有限责任公司
Abstract: 本发明提供一种3D NAND存储器擦除时的电压控制方法，在真存储单元的字线的偏置电压处于擦除控制电压时，将阱掺杂区的偏置电压上升至擦除工作电压并保持所述擦除工作电压，在阱掺杂区的偏置电压上升至第一中间电压期间，将伪存储单元的字线的偏置电压保持在第一预设电压，而后，将伪存储单元的字线设置为浮置状态，其中，第一预设电压小于第一中间电压，这样，减小伪存储单元所在的字线的电压与相邻的真存储单元所在的字线的电压差，避免在真存储器单元所在的字线和伪存储器所在的字线之间产生隧穿，从而避免伪存储器单元阈值电压漂移，避免存储器单元串电流的降低，进而避免真存储器单元的读错误。
-
-
公开(公告)号：CN110383232B
公开(公告)日：2021-03-23
申请号：CN201980000831.X
申请日：2019-05-05
Applicant: 长江存储科技有限责任公司
IPC: G06F3/06
Abstract: 一种存储器控制系统包括存储器接口、微控制器和序列处理单元。所述存储器接口电路接收存储器操作命令，并且根据所述存储器操作命令来生成多个操作指令。所述微控制器被耦合到所述存储器接口电路。所述微控制器接收多个操作指令并且通过预定协议根据调度算法来生成多个任务指令。所述序列处理单元被耦合到所述微控制器。所述序列处理单元通过预定协议接收多个任务指令并且利用所述序列处理单元的所述至少一个有限状态机根据所述多个任务指令来控制存储器件的多个电路。
-
公开(公告)号：CN112106139A
公开(公告)日：2020-12-18
申请号：CN202080001907.3
申请日：2020-08-13
Applicant: 长江存储科技有限责任公司
IPC: G11C11/407
Abstract: 本公开内容的各方面提供半导体存储设备。半导体存储设备包括存储单元阵列和与该存储单元阵列耦合的外围电路。存储单元阵列包括多个存储单元。外围电路包括可编程逻辑电路，该可编程逻辑电路被配置为在半导体存储设备上电之后执行逻辑功能。
-
公开(公告)号：CN113035256A
公开(公告)日：2021-06-25
申请号：CN202110351844.0
申请日：2018-11-05
Applicant: 长江存储科技有限责任公司
Abstract: 本发明实施例公开了一种闪存器的数据读取方法及装置、存储设备。所述方法包括：在干扰抑制阶段，向闪存器选择的字线施加用于抑制读取干扰的第一电压；在读取阶段，向所述闪存器选择的字线施加用于读取数据的第二电压；所述在干扰抑制阶段，向闪存器选择的字线施加用于抑制读取干扰的第一电压，包括：在位于所述读取阶段之前的第一干扰抑制阶段，向所述闪存器选择的字线施加第一子电压；所述第一电压包括所述第一子电压；所述第一子电压高于所述第二电压。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.03 seconds)
