公开(公告)号：CN118176587A

公开(公告)日：2024-06-11

申请号：CN202280072799.8

申请日：2022-10-28

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪

IPC: H01L29/78 ,  H01L21/265 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/768 ,  H01L23/12 ,  H01L23/29 ,  H01L23/31 ,  H01L23/522 ,  H01L23/532 ,  H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/872

Abstract: 半导体装置(1A)包括：具有主面(3)的芯片(2)；配置在上述主面上的主面电极(30、32)；配置在上述主面电极上的端子电极(50、60)；以及封固绝缘体(71)，其包含基体树脂(74)以及多个填充物(75)，该多个填充物(75)以总截面积占单位截面积的比率比上述基体树脂的截面积占上述单位截面积的比率高的方式添加到上述基体树脂中，上述封固绝缘体(71)以使上述端子电极的一部分露出的方式在上述主面上覆盖上述端子电极的周围的。

公开(公告)号：CN118176581A

公开(公告)日：2024-06-11

申请号：CN202280072920.7

申请日：2022-10-28

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪

IPC: H01L25/07 ,  H01L23/28 ,  H01L23/29 ,  H01L23/31 ,  H01L25/18

Abstract: 一种半导体模块包括：壳体，其具有收纳空间；半导体装置，其包括具有主面的芯片、配置在所述主面上的主面电极、配置在所述主面电极上的端子电极、以及以使所述端子电极的一部分露出的方式在所述主面上覆盖所述端子电极的周围的封固绝缘体，且配置在所述收纳空间内；以及绝缘性的凝胶状填充剂，其以与所述封固绝缘体接触的方式填充在所述收纳空间内，且在所述收纳空间内封固所述半导体装置。

公开(公告)号：CN113299755B

公开(公告)日：2024-04-16

申请号：CN202110489242.1

申请日：2016-02-08

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪

IPC: H01L29/78 ,  H01L29/16 ,  H01L29/423 ,  H01L29/06

Abstract: 本发明的半导体装置包含：半导体层，包含有源部和栅极指状物部；MIS晶体管，被形成于所述有源部，并且，包含栅极沟槽、以及依次沿着所述栅极沟槽的侧面的源极区域、沟道区域和漏极区域；多个第一栅极指状物沟槽，在所述栅极指状物部中由所述栅极沟槽的延长部构成；栅极电极，埋入到所述栅极沟槽和所述第一栅极指状物沟槽中；第二导电型的第一底部杂质区域，被形成于所述第一栅极指状物沟槽的至少底部；栅极指状物，横穿过所述多个第一栅极指状物沟槽，电连接于所述栅极电极；以及第二导电型的电场缓和区域，在相邻的所述第一栅极指状物沟槽之间形成得比所述第一栅极指状物沟槽的底部深。

公开(公告)号：CN113178481B

公开(公告)日：2023-12-19

申请号：CN202110280848.4

申请日：2014-03-04

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪 ,  中村亮太

IPC: H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/16 ,  H01L29/20 ,  H01L29/40

Abstract: 本发明的半导体装置包含：第1导电型的半导体层，具有单元部及配置在所述单元部的周围的外周部；以及表面绝缘膜，以横跨所述单元部及所述外周部的方式配置，形成为在所述单元部比在所述外周部的部分薄。

公开(公告)号：CN117174755A

公开(公告)日：2023-12-05

申请号：CN202311158028.3

申请日：2018-01-25

Applicant: 罗姆股份有限公司

Inventor： 坂口拓生 ,  明田正俊 ,  中野佑纪

IPC: H01L29/78 ,  H01L29/872 ,  H01L27/06 ,  H01L21/336

Abstract: 本发明提供一种半导体装置，其包含：半导体层，其具有一侧的第一主面和另一侧的第二主面；单位单元，其包含：在所述半导体层的所述第一主面的表层部形成的第一导电型的二极管区域、在所述半导体层的所述第一主面的表层部沿着所述二极管区域的周缘形成的第二导电型的阱区、以及在所述阱区的表层部形成的第一导电型区域；栅极电极层，其隔着栅极绝缘层与所述阱区及所述第一导电型区域对置；以及第一主面电极，其在所述半导体层的所述第一主面上包覆所述二极管区域和所述第一导电型区域，并在与所述二极管区域之间形成肖特基接合，且在与所述第一导电型区域之间形成欧姆接合。

公开(公告)号：CN116314294A

公开(公告)日：2023-06-23

申请号：CN202211546753.3

申请日：2014-03-04

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪 ,  中村亮太

IPC: H01L29/423 ,  H01L29/49 ,  H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/16 ,  H01L29/20

Abstract: 本发明的半导体装置包含：第1导电型的半导体层，具有单元部及配置在所述单元部的周围的外周部；以及表面绝缘膜，以横跨所述单元部及所述外周部的方式配置，形成为在所述单元部比在所述外周部的部分薄。

公开(公告)号：CN115699333A

公开(公告)日：2023-02-03

申请号：CN202180042610.6

申请日：2021-07-16

Applicant: 罗姆股份有限公司

Inventor： 森诚悟 ,  山本兼司 ,  白神弘章 ,  中野佑纪 ,  上野真弥

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/06 ,  H01L29/41 ,  H01L29/417 ,  H01L29/12 ,  H01L21/336

Abstract: SiC半导体装置包括：SiC芯片，其具有主面，该主面包含第一面、在上述第一面外向厚度方向以第一深度凹陷的第二面、以及连接上述第一面及上述第二面的连接面，且由上述第一面、上述第二面以及上述连接面划分出台地；晶体管构造，其包含具有小于上述第一深度的第二深度的沟槽栅极构造、以及具有超过上述第二深度的第三深度且与上述沟槽栅极构造在一方方向上相邻的沟槽源极构造，并形成于上述第一面的内方部；以及虚拟构造，其包含分别具有上述第三深度且在上述一方方向上相邻的多个虚拟沟槽源极构造，并形成于上述第一面的周缘部。

公开(公告)号：CN108155087B

公开(公告)日：2023-01-10

申请号：CN201810083012.3

申请日：2013-04-22

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪 ,  中村亮太 ,  坂入宽之

IPC: H01L21/02 ,  H01L21/04 ,  H01L29/10 ,  H01L29/40 ,  H01L29/417 ,  H01L29/423 ,  H01L21/336 ,  H01L29/788 ,  H01L21/324 ,  H01L29/06 ,  H01L29/16

Abstract: 公开了一种半导体装置以及半导体装置的制造方法。提供能够提高沟槽的上部边缘中的栅极绝缘膜的耐压的半导体装置以及其制造方法。半导体装置(1)包含：形成有栅极沟槽(9)的n型SiC基板(2)；一体地包含侧面绝缘膜(18)和底面绝缘膜(19)的栅极绝缘膜(16)；以及被埋入到栅极沟槽(9)的栅极电极(15)，该栅极电极(15)选择性地具有在上部边缘(26)中重叠于SiC基板(2)的表面(21)的重叠部(17)，在该半导体装置(1)中，在侧面绝缘膜(18)以在上部边缘(26)中向栅极沟槽(9)的内部突出的方式，形成与该侧面绝缘膜(18)的其它部分相比选择性地变厚的悬垂部(27)。

公开(公告)号：CN115485858A

公开(公告)日：2022-12-16

申请号：CN202180032374.X

申请日：2021-04-30

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪

IPC: H01L29/78 ,  H01L29/868 ,  H01L29/866 ,  H01L21/329 ,  H01L21/336 ,  H01L21/60 ,  H01L29/06 ,  H01L29/12 ,  H01L29/861

Abstract: 本发明提供一种半导体装置，其包含：半导体层，其具有主面且主成分包含SiC；栅极结构，其形成于所述主面；绝缘层，其以将所述栅极结构被覆的方式形成在所述主面上；栅极主电极，其配置在所述绝缘层上，并与所述栅极结构电连接；以及栅极焊垫电极，其包含连接部和电极面，该连接部以与所述栅极主电极连接的方式配置在所述栅极主电极上，且俯视下以第一面积与所述栅极主电极连接，该电极面具有俯视下比所述第一面积大的第二面积。

公开(公告)号：CN115117054A

公开(公告)日：2022-09-27

申请号：CN202210962489.5

申请日：2017-01-16

Applicant: 罗姆股份有限公司

Inventor： 中川让 ,  森诚悟 ,  坂口拓生 ,  明田正俊 ,  中野佑纪

IPC: H01L27/04 ,  H01L21/337 ,  H01L27/098 ,  H01L29/12 ,  H01L29/78 ,  H01L29/808

Abstract: 本发明提供一种半导体装置，半导体装置(1)包括形成于半导体层的第一主面的表层部的沟槽栅极构造(6)。在沟槽栅极构造(6)的侧方，在半导体层的第一主面的表层部形成有源区(10)及阱区(11)。阱区(11)相对于源区(10)形成于半导体层的第二主面侧的区域。在阱区(11)中，在沿着沟槽栅极构造(6)的部分形成有沟道。在半导体层中，在沟槽栅极构造(6)及源区(10)之间的区域形成有叠层区域(22)。叠层区域(22)具有形成于半导体层的第一主面的表层部的p型杂质区域(20)及相对于第二导电型杂质区域(20)形成于半导体层的第二主面侧的n型杂质区域(21)。