半导体器件和制造半导体器件的方法

    公开(公告)号:CN104377240B

    公开(公告)日:2019-11-22

    申请号:CN201410403957.0

    申请日:2014-08-15

    Abstract: 本发明提供一种半导体器件,其具有形成在衬底上方的沟道层、形成在沟道层之上并且具有比沟道层的禁带宽度更大的禁带宽度的阻挡层、贯通阻挡层直至沟道层的中途的沟槽、以及经由栅极绝缘膜而配置在沟槽的内部的栅极电极。此外,沟槽的底部的端部为圆角形状并且与沟槽的底部的端部接触的栅极绝缘膜为圆角形状。通过如上所描述将沟槽的底部的端部设置有圆度,能够减小位于栅极电极的底部的端部与沟槽的底部的端部之间的、栅极绝缘膜的厚度。因此,也可以在沟槽的底部的端部形成沟道,从而减小沟道的电阻。

    半导体器件
    24.
    发明公开

    公开(公告)号:CN104821340A

    公开(公告)日:2015-08-05

    申请号:CN201510060876.X

    申请日:2015-02-05

    Abstract: 本发明涉及半导体器件。改进了半导体器件的特性。该半导体器件被构造成在形成在衬底上方的n+层、n型层、p型层、沟道层和阻挡层之中提供穿透阻挡层并且到达沟道层的中间部分的沟槽、布置在通过栅绝缘膜的凹槽内的栅电极、形成在栅电极两侧中的阻挡层上方的源电极和漏电极。n型层和漏电极通过到达n+层的连接部彼此电连接。p型层和源电极通过到达p型层的连接部彼此电连接。包括p型层和n型层的二极管设置在源电极和漏电极之间,从而防止因雪崩击穿而造成元件破裂。

    半导体器件和制造半导体器件的方法

    公开(公告)号:CN104377240A

    公开(公告)日:2015-02-25

    申请号:CN201410403957.0

    申请日:2014-08-15

    Abstract: 本发明提供一种半导体器件,其具有形成在衬底上方的沟道层、形成在沟道层之上并且具有比沟道层的禁带宽度更大的禁带宽度的阻挡层、贯通阻挡层直至沟道层的中途的沟槽、以及经由栅极绝缘膜而配置在沟槽的内部的栅极电极。此外,沟槽的底部的端部为圆角形状并且与沟槽的底部的端部接触的栅极绝缘膜为圆角形状。通过如上所描述将沟槽的底部的端部设置有圆度,能够减小位于栅极电极的底部的端部与沟槽的底部的端部之间的、栅极绝缘膜的厚度。因此,也可以在沟槽的底部的端部形成沟道,从而减小沟道的电阻。

Patent Agency Ranking