公开(公告)号：CN103811350A

公开(公告)日：2014-05-21

申请号：CN201310018246.7

申请日：2013-01-17

Applicant: 现代自动车株式会社

Inventor： 郑永均 ,  洪坰国 ,  李钟锡 ,  千大焕

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

CPC classification number: H01L29/1608 ,  H01L21/0475 ,  H01L21/049 ,  H01L29/42356 ,  H01L29/7827

Abstract: 一种半导体器件及其制造方法。一种制造半导体器件的方法，包括：在n+型碳化硅衬底的第一表面上顺序地形成n-型外延层、p型外延层和第一n+区域；以及穿过所述第一n+区域和所述p型外延层形成沟道；其中，所述沟道的形成包括：在所述第一n+区域上形成感光层图形；通过应用所述感光层图形作为掩模来蚀刻所述第一n+区域和所述p型外延层；在移除所述感光层图形之后，通过在所述第一n+区域上应用非晶碳来形成缓冲层；通过蚀刻所述缓冲层以形成缓冲层图形；应用所述缓冲层图形作为掩模来蚀刻；各向同性地蚀刻以形成所述沟道的第二部分；以及移除所述缓冲层图形。

公开(公告)号：CN103872147B

公开(公告)日：2018-05-11

申请号：CN201310661032.1

申请日：2013-12-09

Applicant: 现代自动车株式会社

Inventor： 千大焕 ,  李钟锡 ,  洪坰国 ,  郑永均

IPC: H01L29/872 ,  H01L29/06 ,  H01L21/329

CPC classification number: H01L29/872 ,  H01L29/1608 ,  H01L29/66143 ,  H01L29/8611

Abstract: 本发明涉及一种肖特基势垒二极管及其制造方法，该肖特基势垒二极管包括n‑型外延层，设置在n+型碳化硅基板的第一表面，多个n型支柱区域，设置在n+型碳化硅基板的第一表面的第一部分的n‑型外延层中，多个p+区域，设置在n‑型外延层的表面且与n型支柱区域分离，肖特基电极，设置在n‑型外延层和p+区域上，以及欧姆电极，设置在n+型碳化硅基板的第二表面。n型支柱区域的掺杂密度大于n‑型外延层的掺杂密度。

公开(公告)号：CN104465339B

公开(公告)日：2017-07-11

申请号：CN201310757104.2

申请日：2013-12-27

Applicant: 现代自动车株式会社

Inventor： 郑永均 ,  千大焕 ,  洪坰国 ,  李钟锡 ,  朴正熙

IPC: H01L21/04

CPC classification number: H01L29/66666 ,  H01L21/02104 ,  H01L21/0475 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/66068 ,  H01L29/7813

Abstract: 本发明提供一种半导体器件的制造方法，包括：在n+型碳化硅衬底的第一表面上顺序地形成n‑型外延层、p‑型外延层、以及n+区域；在n+区域形成缓冲层；在缓冲层的一部分上形成光敏薄膜图案；利用光敏薄膜图案作为掩模对缓冲层蚀刻以形成缓冲层图案，缓冲层图案布置在光敏薄膜图案下方并露出n+区域的一部分；在n+区域的露出部分和光敏薄膜图案上顺序地形成第一金属层和第二金属层；去除缓冲层图案、光敏薄膜图案、第一金属层的第二部分、以及第二金属层的第二部分；利用第一金属层的第一部分和第二金属层的第一部分作为掩模对n+区域的露出部分蚀刻以形成沟槽，其中沟槽穿过n+区域和p‑型外延层，形成在n‑型外延层上。

公开(公告)号：CN105632950A

公开(公告)日：2016-06-01

申请号：CN201510600204.3

申请日：2015-09-18

Applicant: 现代自动车株式会社

Inventor： 洪坰国 ,  卢炫祐 ,  郑永均 ,  千大焕 ,  李钟锡 ,  姜修槟

IPC: H01L21/60

CPC classification number: H01L24/83 ,  B23K1/19 ,  B23K20/02 ,  B23K20/026 ,  B23K35/025 ,  B23K35/3006 ,  B23K2103/08 ,  B23K2103/18 ,  B23K2103/52 ,  B23K2103/56 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L2224/27332 ,  H01L2224/2741 ,  H01L2224/27848 ,  H01L2224/29109 ,  H01L2224/29139 ,  H01L2224/29309 ,  H01L2224/29339 ,  H01L2224/29499 ,  H01L2224/32225 ,  H01L2224/32507 ,  H01L2224/83097 ,  H01L2224/832 ,  H01L2224/83825 ,  H01L2224/8384 ,  H01L2224/83906

Abstract: 一种利用银膏进行粘结的方法，包括：将银膏涂覆在半导体器件或者基板上。该银膏包含银和铟。将半导体放置在基板上。对银膏进行加热以形成粘结层。半导体器件与基板通过粘结层彼此粘结。铟以40摩尔％或者更少的摩尔％被包含在银膏中。

公开(公告)号：CN105609432A

公开(公告)日：2016-05-25

申请号：CN201510530833.3

申请日：2015-08-26

Applicant: 现代自动车株式会社

Inventor： 洪坰国 ,  卢炫祐 ,  郑永均 ,  千大焕 ,  李钟锡 ,  姜修槟

IPC: H01L21/60

CPC classification number: H01L24/83 ,  B23K20/026 ,  B23K20/16 ,  B23K20/233 ,  B23K35/025 ,  B23K35/264 ,  B23K35/3006 ,  B23K2101/42 ,  B23K2103/166 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/81 ,  H01L2224/13294 ,  H01L2224/13313 ,  H01L2224/13339 ,  H01L2224/16227 ,  H01L2224/16505 ,  H01L2224/29294 ,  H01L2224/29313 ,  H01L2224/29339 ,  H01L2224/32227 ,  H01L2224/32505 ,  H01L2224/81191 ,  H01L2224/81192 ,  H01L2224/81825 ,  H01L2224/8184 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2224/83825 ,  H01L2224/8384 ,  H01L2924/00015 ,  H01L2924/10272 ,  H01L2924/201 ,  H01L2924/2075 ,  H01L2924/20751 ,  H05K3/341 ,  H05K3/3463 ,  H05K2201/10166 ,  H05K2203/1131 ,  H01L2224/29388 ,  H01L2924/00014 ,  H01L2224/13388 ,  H01L2924/00012 ,  H01L2224/29113 ,  H01L2224/29139

Abstract: 本申请公开一种使用银浆料进行结合的方法，该方法包括使用银浆料涂覆半导体器件或基板。该银浆料包含多个银颗粒和多个铋颗粒。该方法还包括将半导体器件布置在基板上以及通过加热银浆料来形成结合层，其中半导体器件和基板通过结合层相互结合。

公开(公告)号：CN104752505A

公开(公告)日：2015-07-01

申请号：CN201410415577.9

申请日：2014-08-21

Applicant: 现代自动车株式会社

Inventor： 千大焕 ,  洪坰国 ,  李钟锡 ,  朴正熙 ,  郑永均

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7811 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/086 ,  H01L29/1608 ,  H01L29/4238 ,  H01L29/66068 ,  H01L29/7813 ,  H01L29/78 ,  H01L29/06 ,  H01L29/0603 ,  H01L29/0684 ,  H01L29/66477 ,  H01L29/7825

Abstract: 一种半导体器件，包括：布置在包括载流区和位于载流区两侧的终端区的n+型碳化硅衬底的第一表面上的第一n-型外延层；布置在第一n-型外延层上的p型外延层；布置在p型外延层上的第二n-型外延层；布置在载流区中的第一沟槽；布置在各个终端区中的第二沟槽；布置在第一沟槽中的栅极绝缘层；布置在栅极绝缘层上的栅电极；以及布置在第二沟槽中的终端绝缘层，其中终端绝缘层的一侧接触p型外延层和第二n-型外延层。

公开(公告)号：CN104752241A

公开(公告)日：2015-07-01

申请号：CN201410482929.2

申请日：2014-09-19

Applicant: 现代自动车株式会社

Inventor： 洪坰国 ,  郑永均 ,  李钟锡 ,  千大焕 ,  姜修槟

IPC: H01L21/60

CPC classification number: B23K35/3006 ,  B22F1/0085 ,  B22F1/0096 ,  B22F3/00 ,  B22F2998/10 ,  B23K35/025 ,  C22C1/0466 ,  B22F1/0003 ,  B22F1/025

Abstract: 本发明提供一种接合银浆的方法。该方法包括制备含有银粉末和铅粉末的银浆，以及加热银浆。然后接合银粉末。

公开(公告)号：CN103872130A

公开(公告)日：2014-06-18

申请号：CN201310438998.9

申请日：2013-09-24

Applicant: 现代自动车株式会社

Inventor： 李钟锡 ,  洪坰国 ,  千大焕 ,  郑永均

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/66068 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/7813 ,  H01L29/66666 ,  H01L29/7827

Abstract: 本发明涉及一种半导体器件，包括布置在n+型碳化硅衬底的第一表面上的多个n型柱区和n-型外延层；布置在多个n型柱区和n-型外延层上的p型外延层和n+区；穿过n+区和p型外延层并布置在多个n型柱区和n-型外延层上的沟槽；布置在沟槽内的栅极绝缘膜；布置在栅极绝缘膜上的栅电极；布置在栅电极上的氧化膜；布置在p型外延层，n+区，和氧化膜上的源极电极；以及布置在n+型碳化硅衬底的第二表面上的漏极电极，其中沟槽的每个角部接触对应的n型柱区。

公开(公告)号：CN115985864A

公开(公告)日：2023-04-18

申请号：CN202211111263.0

申请日：2022-09-13

Applicant: 现代自动车株式会社 ,  起亚株式会社

Inventor： 金永锡 ,  洪坰国

IPC: H01L23/367 ,  H01L23/373

Abstract: 本公开提供一种双面冷却型半导体器件，该双面冷却型半导体器件包括：第一电路基板和第二电路基板；半导体元件，接合到第一电路基板的控制电极；第一间隔件，设置在第一电路基板与半导体元件之间，接合到第一电路基板并接合到半导体元件；以及第二间隔件，设置在第二电路基板与半导体元件之间，接合到第二电路基板并接合到半导体元件。

公开(公告)号：CN103904117B

公开(公告)日：2018-05-08

申请号：CN201310756195.8

申请日：2013-12-13

Applicant: 现代自动车株式会社

Inventor： 李钟锡 ,  洪坰国 ,  千大焕 ,  郑永均

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/04

CPC classification number: H01L29/1608 ,  H01L21/0455 ,  H01L29/0623 ,  H01L29/41766 ,  H01L29/66068 ,  H01L29/7813

Abstract: 本发明提供一种半导体器件及其制造方法。根据本发明的半导体器件包括：n+型碳化硅衬底；设置在该n+型碳化硅衬底的第一表面上的第一p型柱状区和n‑型外延层；依次设置在n‑型外延层上的p型外延层和n+区；贯穿n+区和p型外延层且设置在n‑型外延层上的沟槽；设置在该沟槽内的栅极绝缘膜；设置在该栅极绝缘膜上的栅极；设置在该栅极上的氧化膜；设置在该p型外延层、n+区和氧化膜上的源极；以及位于n+型碳化硅衬底的第二表面上的漏极，其中第一p型柱状区设置在n‑型外延层内，并且第一P型柱状区设置在沟槽的下方且与沟槽间隔开。