半导体器件及其制造方法
    25.
    发明授权

    公开(公告)号:CN107579109B

    公开(公告)日:2021-12-24

    申请号:CN201611031572.1

    申请日:2016-11-22

    Abstract: 本发明公开了半导体器件及其制造方法。一种半导体器件,包含:n‑型层,布置在n+型碳化硅衬底的第一表面上;第一沟槽和第二沟槽,形成在n‑型层中并且彼此分离;n+型区,布置在第一沟槽的侧面与第二沟槽的侧面之间并且布置在n‑型层上;栅极绝缘层,布置在第一沟槽内;源极绝缘层,布置在第二沟槽内;栅极,布置在栅极绝缘层上;氧化层,布置在栅极上;源极,布置在氧化层、n+型区、及源极绝缘层上;以及漏极,布置在n+型碳化硅衬底的第二表面上。

    半导体器件及其制造方法
    26.
    发明授权

    公开(公告)号:CN108615758B

    公开(公告)日:2021-09-24

    申请号:CN201710622691.2

    申请日:2017-07-27

    Abstract: 本发明公开了半导体器件及其制造方法。一种半导体器件,可包括:n‑型层,依次布置在n+型碳化硅衬底的第一表面处;p型区域,布置在n‑型层中;辅助n+型区域,布置在p型区域上或p型区域中;n+型区域,布置在p型区域中;辅助电极,布置在辅助n+型区域和p型区域上;栅电极,与辅助电极分离并布置在n‑型层上;源电极,与辅助电极和栅电极分离;以及漏电极,布置在n+型碳化硅衬底的第二表面处,其中,辅助n+型区域与n+型区域彼此分离,并且源电极与n+型区域接触。

    半导体器件及其制造方法
    27.
    发明授权

    公开(公告)号:CN104752505B

    公开(公告)日:2019-04-23

    申请号:CN201410415577.9

    申请日:2014-08-21

    Abstract: 一种半导体器件,包括:布置在包括载流区和位于载流区两侧的终端区的n+型碳化硅衬底的第一表面上的第一n‑型外延层;布置在第一n‑型外延层上的p型外延层;布置在p型外延层上的第二n‑型外延层;布置在载流区中的第一沟槽;布置在各个终端区中的第二沟槽;布置在第一沟槽中的栅极绝缘层;布置在栅极绝缘层上的栅电极;以及布置在第二沟槽中的终端绝缘层,其中终端绝缘层的一侧接触p型外延层和第二n‑型外延层。

    肖特基势垒二极管和用于制造肖特基势垒二极管的方法

    公开(公告)号:CN104465793B

    公开(公告)日:2019-03-01

    申请号:CN201310757126.9

    申请日:2013-12-27

    Abstract: 本发明提供一种肖特基势垒二极管及制造肖特基势垒二极管的方法。该二极管包括:设置在n+型碳化硅衬底的第一表面上的n‑型外延层;和设置在上述n‑型外延层内的多个p+区域。n+型外延层设置在上述n‑型外延层上,肖特基电极设置在上述n+型外延层上,欧姆电极设置在上述n+型碳化硅衬底的第二表面上。上述n+型外延层包括设置在上述n‑型外延层上的多个柱形部和设置在上述柱形部之间且露出上述p+区域的多个开口。每个柱形部包括接触上述n‑型外延层的大致直线部、和从上述大致直线部延伸的大致曲线部。

Patent Agency Ranking