-
公开(公告)号：CN104576762A
公开(公告)日：2015-04-29
申请号：CN201410822182.0
申请日：2014-12-25
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/872 , H01L21/329
Abstract: 本发明公开了一种肖特基势垒二极管及其制造方法，属于半导体技术领域，解决了现有的肖特基势垒二极管的开启电压较高的技术问题。该肖特基势垒二极管，包括：N型碳化硅衬底；位于所述N型碳化硅衬底上的低掺杂N型外延层；位于所述低掺杂N型外延层上的高掺杂N型外延层；位于所述低掺杂N型外延层和所述高掺杂N型外延层中的P型高掺杂区；位于所述高掺杂N型外延层上的肖特基接触电极；位于所述N型碳化硅衬底下方的欧姆接触电极。本发明提供的肖特基势垒二极管能够更好的应用于高频电路。
-
公开(公告)号：CN104319292A
公开(公告)日：2015-01-28
申请号：CN201410619758.3
申请日：2014-11-06
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/78 , H01L29/06 , H01L29/24 , H01L29/34 , H01L29/66477
Abstract: 本发明提供了一种新型碳化硅MOSFET及其制造方法，本发明中在碳化硅MOSFET器件在全部离子注入后，在P阱表面外延一层表面粗糙度较低的P－外延层，载流子输运在P－外延层反型沟道，由于P－外延层的粗糙度小于P阱表面的粗糙度，所以降低了反型层沟道中载流子碰撞或散射几率，提高碳化硅MOSFET器件反型沟道载流子迁移率，降低器件导通电阻。
-
公开(公告)号：CN104282766A
公开(公告)日：2015-01-14
申请号：CN201410620019.6
申请日：2014-11-06
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/22 , H01L21/265
CPC classification number: H01L29/78 , H01L29/06 , H01L29/24 , H01L29/34 , H01L29/66477
Abstract: 本发明提供了一种新型碳化硅MOSFET及其制造方法，本发明中在碳化硅MOSFET器件在P阱离子注入后，在P阱表面外延一层表面粗糙度较低的P－外延层，载流子输运在P－外延层反型沟道，由于P－外延层的粗糙度小于P阱表面的粗糙度，所以降低了反型层沟道中载流子碰撞或散射几率，提高碳化硅MOSFET器件反型沟道载流子迁移率，降低器件导通电阻。
-
公开(公告)号：CN104282765A
公开(公告)日：2015-01-14
申请号：CN201410619955.5
申请日：2014-11-06
Applicant: 株洲南车时代电气股份有限公司
Abstract: 本发明提供了一种新型的碳化硅MOS器件及其制造方法，本发明在干法刻蚀后形成的粗糙度较大的栅槽内表面外延一层P－外延层，由于外延层之后的P－外延层的表面粗糙度较低，所以导电沟道中载流子碰撞或散射几率会降低，从而提高碳化硅MOS器件反型沟道载流子迁移率，达到降低器件导通电阻的目的。
-
公开(公告)号：CN103824879A
公开(公告)日：2014-05-28
申请号：CN201410044426.7
申请日：2014-01-30
Applicant: 株洲南车时代电气股份有限公司
Abstract: 本发明涉及一种功率器件结终端结构与制造方法。所述功率器件结终端结构包括：场限环，其间隔设置于最外侧主结的外侧；电荷补偿区，其通过掺杂间隔形成于外延层，所述电荷补偿区贯穿所述最外侧主结的靠外侧的冶金结面和所述场限环的靠外侧的冶金结面，其中所述电荷补偿区的导电类型与所述场限环的导电类型相同。这种功率器件结终端结构耐压能力好、可靠性高。
-
Patent Agency Ranking
公开(公告)号：CN103579016A
公开(公告)日：2014-02-12
申请号：CN201310537220.3
申请日：2013-11-04
Applicant: 株洲南车时代电气股份有限公司
Abstract: 一种大电流碳化硅SBD/JBS功率芯片结构及其制造方法，该结构包括好的元件和坏的元件，所述好的元件和坏的元件在铜盖和铜底之间采用压接式封装；所述铜盖与好的元件的金属接触层阳极之间通过第一钼片扣合，所述铜底与好的元件阴极之间通过第二钼片扣合完成以使所有好的元件处于并联连接状态。该制造方法用来制造上述功率芯片结构。本发明具有制造方便、无淀积绝缘层、可提高器件性能等优点。
-
公开(公告)号：CN106684146B
公开(公告)日：2020-03-24
申请号：CN201510767499.3
申请日：2015-11-11
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423 , H01L29/43
Abstract: 本发明涉及一种栅自对准型碳化硅MOSFET及其制备方法。该方法以多晶碳化硅作为碳化硅MOSFET的自对准栅电极前体来制备栅自对准型碳化硅MOSFET，制备过程中利用多晶碳化硅替代多晶硅作为栅自对准离子注入掩膜，可以使碳化硅MOSFET的制备完全执行硅MISFET制造过程中所执行的栅自对准工艺，由此解决了现有沟道自对准工艺的金属污染和低对准精度的问题。
-
公开(公告)号：CN105405749A
公开(公告)日：2016-03-16
申请号：CN201510730587.6
申请日：2015-11-02
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L21/04
Abstract: 本发明涉及碳化硅器件制造技术领域，尤其涉及用碳化硅沟槽型器件的制备过程。本发明提供了一种刻蚀碳化硅的方法，所述方法包括如下步骤：步骤B：在与碳化硅需要刻蚀的区域同一面上的不需要刻蚀的区域的表面生长掩膜层；步骤C：对所述需要刻蚀的区域进行刻蚀，得到碳化硅栅槽；步骤D：使用气体对所述栅槽退火，其中，所述气体包括含氯的气体和氧化性气体，以及任选地载体气体，其中所述载体气体包括氦气、氖气、氩气、氪气和氙气中的一种；步骤E：去除所述掩膜层。
-
公开(公告)号：CN104882357A
公开(公告)日：2015-09-02
申请号：CN201410071460.3
申请日：2014-02-28
Applicant: 株洲南车时代电气股份有限公司
Abstract: 本发明公开了一种半导体器件耐压终端结构及其应用于SiC器件的制造方法，耐压终端结构包括：第一掺杂区，以及掺杂浓度相对于第一掺杂区较轻的第二掺杂区。半导体器件耐压终端结构的刻蚀剖面采用连续光滑曲面的台面结构，刻蚀剖面从第一掺杂区穿过在第一掺杂区和第二掺杂区的交界处形成势垒层，并平缓地过渡至位于第二掺杂区的非台面区域。制造方法包括淀积掩膜层、光刻、湿法腐蚀掩膜层和干法刻蚀半导体器件基底材料等步骤。本发明不但能够缓解电场集中的现象，从而提高器件的反向耐压，同时器件所占面积更小，在相同尺寸晶圆上可设计更多的器件。
-
公开(公告)号：CN104576325A
公开(公告)日：2015-04-29
申请号：CN201510041144.6
申请日：2015-01-27
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L21/04
Abstract: 本申请公开了一种制作碳化硅SBD器件的方法及其正面保护方法，包括：在碳化硅晶圆正面的氧化层上设置类金刚石膜；去除所述碳化硅晶圆的背面的氧化层；在所述碳化硅晶圆的背面制作欧姆接触；在所述碳化硅晶圆的正面刻蚀窗口；在所述碳化硅晶圆的正面制作肖特基接触。在该方法中，由于类金刚石膜具有良好的抗蚀性和较高的硬度，从而能够保护正面不受腐蚀或划伤，而成膜过程中，成膜物质不会留在晶圆的背面，从而能够提高欧姆接触的可靠性及器件成品率，另外该类金刚石膜可直接作为器件的钝化层，无需去除，从而减少了工序。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.029 seconds)
