公开(公告)号：CN104157685B

公开(公告)日：2018-01-16

申请号：CN201410381270.1

申请日：2011-07-27

Applicant: 株式会社电装

Inventor： 西角拓高 ,  山本刚 ,  水野祥司 ,  住友正清 ,  藤井哲夫 ,  榊原纯 ,  山口仁 ,  服部佳晋 ,  田口理惠 ,  桑原诚

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/40 ,  H01L29/423 ,  H01L29/10 ,  H01L29/49 ,  H01L21/336

Abstract: 半导体装置具有并列连接的绝缘栅构造的半导体开关元件和续流二极管。半导体开关元件包括：漂移层；基区；基区表层部的元件侧第1杂质区域；元件侧栅极电极，配置于夹在上述第1杂质区域与上述漂移层之间的上述基区中；第2杂质区域，与上述漂移层接触；元件侧第1电极，与元件侧第1杂质区域及上述基区电连接；元件侧第2电极，与上述第2杂质区域电连接。续流二极管包括：第1导电型层；第2导电型层；二极管侧第1电极，与上述第2导电型层连接；二极管侧第2电极，与上述第1导电型层连接；二极管侧第1杂质区域，配置在上述第2导电型层的表层部；二极管侧栅极电极，具有提供过剩载流子注入抑制栅极的第1栅极电极。

公开(公告)号：CN104160512B

公开(公告)日：2017-08-11

申请号：CN201380012757.6

申请日：2013-03-04

Applicant: 株式会社电装

Inventor： 荒川和树 ,  住友正清 ,  松井正树 ,  樋口安史 ,  小山和博

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/739

CPC classification number: H01L29/42376 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/66348 ,  H01L29/7397

Abstract: 在半导体装置中，沟槽(5)具有：第1沟槽(5a)，在基极层(4)的表面具有开口部；第2沟槽(5b)，与第1沟槽(5a)连通，对置的侧壁的间隔比第1沟槽(5a)的对置的侧壁的间隔长，并且底部位于漂移层(3)。与第1沟槽(5a)结合的第2沟槽(5b)的结合部(5c)的壁面带有圆度。据此，能够抑制在第1沟槽(5a)与第2沟槽(5b)之间的结合部(5c)的附近发生较大的电场集中。此外，当电子被从沟道区域向漂移层(3)供给时，能够抑制电子的流动方向在结合部(5c)的附近急剧地变化。因此，能够实现导通电阻的降低。

公开(公告)号：CN103828060B

公开(公告)日：2017-02-22

申请号：CN201280047137.1

申请日：2012-09-13

Applicant: 株式会社电装

Inventor： 樋口安史 ,  深津重光 ,  住友正清

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L29/0834 ,  H01L29/0843 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66348

Abstract: 在半导体器件中，沟槽栅极（18）具有在漂移层（13）中的底部（18b）和从基极层（14）的表面延伸以与底部连通的连通部（18a）。在x方向上相邻底部之间的距离小于相邻连通部之间的距离。将相邻的沟槽栅极之间的区域在y方向上分割为作为电子注入源的有效区（P）和不用作电子注入源的无效区（Q）。无效区在y方向上的间隔L（1 >0）、连通部在z方向上的长度D1、以及底部在z方向上的长度D2满足L1≤2（D1+D2）。z方向正交于由彼此正交的x方向和y方向所定义的x-y平面。

公开(公告)号：CN104364907A

公开(公告)日：2015-02-18

申请号：CN201380028289.1

申请日：2013-05-28

Applicant: 株式会社电装

Inventor： 住友正清 ,  深津重光

IPC: H01L29/78 ,  H01L29/739

CPC classification number: H01L29/7395 ,  H01L29/0839 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66325 ,  H01L29/7397 ,  H01L29/7827

Abstract: 一种半导体装置，具备：第1导电型的漂移层(13)；第2导电型的基极层(14)，形成在漂移层的表层部；第2导电型的集电极层(11)，形成在与漂移层中的基极层隔开间隔的位置；多个栅极绝缘膜(16)，形成在基极层的表面；多个栅极电极(17a，17b)，分别形成在栅极绝缘膜上；发射极层(20)，形成在基极层的表层部；发射极电极(23)，与发射极层及基极层电连接；以及集电极电极(24)，与集电极层电连接。多个栅极电极中，一部分的栅极电极(17a)的栅极电压的变化速度比剩余部分的栅极电极(17b)的栅极电压的变化速度慢。发射极层仅与栅极绝缘膜中的配置上述一部分的栅极电极的栅极绝缘膜相接。

公开(公告)号：CN104285300A

公开(公告)日：2015-01-14

申请号：CN201380024277.1

申请日：2013-04-17

Applicant: 株式会社电装

Inventor： 小山和博 ,  住友正清 ,  樋口安史

IPC: H01L29/739 ,  H01L27/04 ,  H01L29/78

CPC classification number: H01L27/0722 ,  H01L27/0727 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/7397 ,  H01L29/7827 ,  H01L29/861

Abstract: 半导体装置具备：第1导电型的漂移层(2)、在所述漂移层(2)上形成的第2导电型的基极层(3)、在所述基极层(3)的表层部形成的第1导电型的发射极层(7)、所述漂移层(2)之中的与所述基极层(3)相离的第1导电型的缓冲层(11)、在所述缓冲层(11)中选择性地形成的第2导电型的集电极层(12)、与所述基极层(3)之中的所述漂移层(2)和所述发射极层(7)之间的沟道区域接触的栅极绝缘膜(5)、在所述栅极绝缘膜(5)上形成的栅极电极(6)、与所述基极层(3)以及所述发射极层(7)电连接的第1电极(10)、以及与所述缓冲层(11)以及所述集电极层(12)电连接的第2电极(13)。在所述缓冲层(11)中，载流子密度比空间电荷密度小。

公开(公告)号：CN115700923A

公开(公告)日：2023-02-07

申请号：CN202210818484.5

申请日：2022-07-12

Applicant: 株式会社电装

Inventor： 杉浦宽人 ,  住友正清

IPC: H01L29/739 ,  H01L21/66 ,  H01L27/07 ,  H01L29/06 ,  G01R31/26

Abstract: 一种半导体器件包括主元件和感测元件。主元件和感测元件中的每一个包括漂移层、基极层、发射极区、栅极绝缘膜、栅电极和背面层。基极层位于漂移层上。发射极区位于基极层的表面层部分处。栅极绝缘膜布置在基极层的处于发射极区与漂移层之间的表面处。栅电极位于栅极绝缘膜上。背面层面对基极层，漂移层位于背面层与基极层之间。主元件中的背面层包括集电极层。感测元件中的背面层包括具有比集电极层低的杂质量的低杂质层。

公开(公告)号：CN107210299B

公开(公告)日：2020-08-11

申请号：CN201680005866.9

申请日：2016-01-13

Applicant: 株式会社电装

Inventor： 住友正清

IPC: H01L27/04 ,  H01L29/739 ,  H01L29/78

Abstract: 半导体装置具备：半导体基板(10)，具有漂移层(11)；所述漂移层上的基极层(12)；集电极层(23)及阴极层(24)，形成在所述漂移层的与所述基极层侧相反的一侧；多个沟槽(13)，贯通所述基极层到达所述漂移层，沿着一个方向形成；栅电极(19)，在所述沟槽内经由栅极绝缘膜(18)形成；以及发射极区域(14)，形成在所述基极层的表层部，与所述沟槽相接。所述半导体基板具有IGBT区域(1a)和FWD区域(1b)，所述IGBT区域(1a)具有所述发射极区域，所述FWD区域(1b)在所述基极层的表层部沿着所述一个方向交替地形成有注入抑制区域(16)和接触区域(17)。

公开(公告)号：CN110249431A

公开(公告)日：2019-09-17

申请号：CN201880009680.X

申请日：2018-01-25

Applicant: 株式会社电装

Inventor： 宫田征典 ,  高桥茂树 ,  住友正清 ,  志贺智英

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/739

Abstract: 半导体装置，具有元件部(1)和将元件部(1)包围的外周部(2)，在外周部(2)形成有深度比基极层(12)深的深层(23)，设深层(23)中的最靠元件部(1)侧的位置为边界位置(K)，设边界位置(K)与能够注入第1载流子的发射极区域(16)中的最靠外周部(2)侧的位置之间的距离为第1距离(L1)，设边界位置(K)与集电极层(21)中的半导体基板(10)的面方向上的端部的位置之间的距离为第2距离(L2)，将第1距离(L1)及第2距离(L2)进行调整，以使得基于因深层(23)而降低了的外周部(2)的耐压而该外周部(2)的载流子密度降低。

公开(公告)号：CN109964317A

公开(公告)日：2019-07-02

申请号：CN201780065823.4

申请日：2017-10-19

Applicant: 株式会社电装

Inventor： 村川浩一 ,  住友正清 ,  高桥茂树

IPC: H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 在IGBT区域(1a)与二极管区域(1b)之间、即与二极管区域(1b)邻接的位置，设置与IGBT区域(1a)相比高浓度P型层的形成比例较小的边界区域(1c)。由此，在复原时，能够抑制从IGBT区域(1a)向二极管区域(1b)的空穴注入，并且由于形成在边界区域(1c)中的高浓度P型层的形成比例较小，所以还能够使从边界区域(1c)的高浓度P型层的空穴注入量变少。因而，能够抑制复原时的最大逆向电流Irr的增加，并且能够使阴极侧的载流子密度变低而抑制尾电流的增大。由此，能够做成不仅能够降低开关损失、对于复原破坏也耐受性较高的半导体装置。

公开(公告)号：CN106537598A

公开(公告)日：2017-03-22

申请号：CN201580038290.1

申请日：2015-07-07

Applicant: 株式会社电装

Inventor： 住友正清 ,  高桥茂树

IPC: H01L29/739 ,  H01L27/04 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 半导体装置具备漂移层(11)、上述漂移层上的基极层(12)、上述基极层的相反侧的集电极层槽(13)、各沟槽内的栅极电极(17a、17b)、在上述基极层的表层部与上述沟槽相接的发射极区域(14)、与上述基极层及上述发射极区域连接的第1电极(19)、和与上述集电极层及上述阴极层连接的第2电极(23)。半导体衬底的二极管区域的栅极电极(17b)能够进行与IGBT区域的栅极电极(17a)不同的控制，被施加不在上述基极层中形成反型层(24)的电压。(21)及阴极层(22)、将上述基极层贯通的多个沟