-
公开(公告)号：CN111725207A
公开(公告)日：2020-09-29
申请号：CN202010195743.4
申请日：2020-03-19
Applicant: 株式会社村田制作所
Abstract: 本发明提供能够抑制与多个晶体管单元连接的集电极布线的寄生电感的增加的半导体装置以及放大器模块。设置有两个单元列，由相互平行地排列的多个晶体管单元构成，每个晶体管单元包括设置在基板上的集电极区域、基极区域以及发射极区域。多个集电极引出布线分别与多个晶体管单元的集电极区域连接，并在与多个晶体管单元的排列方向交叉的方向上引出。集电极汇总布线使多个集电极引出布线相互连接。在俯视时配置在两个单元列之间的集电极中间汇总布线使从属于两个单元列中的一个单元列的多个晶体管单元分别引出的多个集电极引出布线相互连接。
-
公开(公告)号：CN110518883A
公开(公告)日：2019-11-29
申请号：CN201910405502.5
申请日：2019-05-15
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种使输出信号的相位的线性提高的功率放大电路。功率放大电路具备：第一晶体管，将第一信号放大并输出第二信号；第二晶体管，将第二信号放大并输出第三信号；偏置电路，对第二晶体管的基极供给偏置电流；以及偏置调整电路，通过对第一信号进行检波，从而调整偏置电路供给的偏置电流，偏置调整电路通过从偏置电路提取大小与第一信号的大小相应的电流，从而控制对第二晶体管的基极供给的偏置电流，第一信号的大小越大，电流越大。
-
公开(公告)号：CN109994540A
公开(公告)日：2019-07-09
申请号：CN201811453223.8
申请日：2018-11-30
Applicant: 株式会社村田制作所
IPC: H01L29/08 , H01L29/737
Abstract: 提供能够在高频带提高增益，并且抑制制造成品率的降低的半导体装置。在基板上形成包括第一集电极层、第二集电极层、基极层以及发射极层的双极晶体管。第二集电极层的蚀刻特性与第一集电极层以及基极层的蚀刻特性不同。在俯视时，第一集电极层比第二集电极层的界面的边缘与基极层的下表面的边缘靠近内侧配置，第二集电极层的上表面的边缘与基极层的下表面的边缘一致，或者比基极层的下表面的边缘靠近内侧配置。
-
公开(公告)号：CN112104332B
公开(公告)日：2025-01-10
申请号：CN202010558348.8
申请日：2020-06-18
Applicant: 株式会社村田制作所
IPC: H03F3/21 , H03F3/68 , H03F3/19 , H03F1/30 , H01L23/367
Abstract: 本发明提供了能够提高散热特性的半导体元件和功率放大装置。半导体元件具有：半导体基板；第一放大器和第二放大器，被设置于半导体基板，在第一方向上相邻；第一基准电位凸块，被设置于半导体基板的主面，连接第一放大器和基准电位；第二基准电位凸块，被设置于半导体基板的主面，在第一方向上与第一基准电位凸块相邻，连接第二放大器和基准电位；以及矩形状凸块，被设置于半导体基板的主面，在俯视时，该矩形状凸块被设置于第一基准电位凸块与第二基准电位凸块之间，与第一方向正交的第二方向的第二宽度比第一方向的第一宽度大，矩形状凸块的第二宽度比第一基准电位凸块和第二基准电位凸块中的至少一方的第二方向的宽度大。
-
公开(公告)号：CN117546291A
公开(公告)日：2024-02-09
申请号：CN202280040936.X
申请日：2022-05-31
Applicant: 株式会社村田制作所
IPC: H01L25/07
Abstract: 本发明提供在堆叠型的半导体装置中，能够提高散热性的半导体装置。第一部件包含半导体基板以及第一电子电路。第一电子电路包含设置于半导体基板的一个表面的半导体元件。在作为第一部件的一个表面的第一面贴附有第二部件。第二部件包含第二电子电路，第二电子电路包含其它的半导体元件。在第二部件设置有沿厚度方向贯穿第二部件的第一开口。第一导体突起连接于第一电子电路。第一导体突起从第一部件的第一面经过第二部件的第一开口而突出至第一开口的外侧。
-
Patent Agency Ranking
公开(公告)号：CN113543458B
公开(公告)日：2023-09-29
申请号：CN202110399315.8
申请日：2021-04-14
Applicant: 株式会社村田制作所
IPC: H05K1/02 , H05K1/18 , H01L23/367 , H03F3/213
Abstract: 本发明提供能够将放大IC稳定地安装于模块基板，并且能够提高从放大IC向模块基板的散热性的放大模块。安装于层叠基板的放大IC具备输入端子、输出端子及共用端子。层叠基板具备基板侧的共用端子、输入端子及输出端子。这些端子经由凸块与元件侧的对应的端子连接。在层叠基板的下表面，在俯视时与共用端子重叠的位置配置有下表面共用端子。从共用端子朝向下表面共用端子依次配置有第一、第二、第三共用导通孔导体。在基板侧的输入端子连接有输入导通孔导体。第一共用导通孔导体的俯视时的面积比第二、第三共用导通孔导体以及输入导通孔导体中的任何一个的俯视时的面积大。共用端子的凸块的俯视时的面积比输入端子的凸块的俯视时的面积大。
-
公开(公告)号：CN110518883B
公开(公告)日：2023-08-25
申请号：CN201910405502.5
申请日：2019-05-15
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种使输出信号的相位的线性提高的功率放大电路。功率放大电路具备：第一晶体管，将第一信号放大并输出第二信号；第二晶体管，将第二信号放大并输出第三信号；偏置电路，对第二晶体管的基极供给偏置电流；以及偏置调整电路，通过对第一信号进行检波，从而调整偏置电路供给的偏置电流，偏置调整电路通过从偏置电路提取大小与第一信号的大小相应的电流，从而控制对第二晶体管的基极供给的偏置电流，第一信号的大小越大，电流越大。
-
公开(公告)号：CN114567267A
公开(公告)日：2022-05-31
申请号：CN202111298651.X
申请日：2021-11-04
Applicant: 株式会社村田制作所
Abstract: 本发明提供能够提高处于低温的温度环境的晶体管的耐压性的功率放大电路。功率放大电路(10)具备：放大部，放大无线频率信号；加热部(114)，与放大部相邻地设置，且具有随着通过电流的增加而发热量增加的至少一个晶体管(11411)；以及控制电路(112)，与晶体管(11411)连接，在环境温度在规定的阈值以下的情况下，使通过电流增加。
-
公开(公告)号：CN113014212A
公开(公告)日：2021-06-22
申请号：CN202011518210.1
申请日：2020-12-21
Applicant: 株式会社村田制作所
IPC: H03F3/20
Abstract: 本发明提供能够抑制晶体管列所占的区域的长度的长大化、且抑制从晶体管到阻抗转换电路的寄生电阻的增大、寄生电感的偏差的增大的功率放大模块。半导体芯片包括多个晶体管列。与多个晶体管列对应地配置有与晶体管的集电极连接的第一凸块，配置有与发射极连接的第二凸块。晶体管列沿着凸多边形的边配置。设置于电路板的第一焊盘以及第二焊盘分别与第一凸块以及的第二凸块连接。第一阻抗转换电路将第一焊盘和信号输出端子连接。晶体管列的多个晶体管被分组为多个组，第一阻抗转换电路包括针对每个组配置的电抗元件。
-
公开(公告)号：CN112582399A
公开(公告)日：2021-03-30
申请号：CN202011063884.7
申请日：2020-09-30
Applicant: 株式会社村田制作所
Abstract: 本发明提供能够抑制集电极电流或漏极电流的路径的寄生电感或寄生电阻的增加的半导体装置。在基板配置有两列的晶体管列。两列的晶体管列的每列晶体管列由在第一方向上排列的多个晶体管构成，两列的晶体管列在与第一方向正交的第二方向上隔开间隔配置。在俯视时，在两列的晶体管列之间的区域配置有第一布线。第一布线与两列的晶体管列的多个晶体管的集电极或者漏极连接。在俯视时第一凸块与第一布线重叠，且配置在两列的晶体管列之间，并与第一布线连接。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.03 seconds)
