公开(公告)号：CN101325162B

公开(公告)日：2013-05-08

申请号：CN200810125110.5

申请日：2008-06-11

Applicant: 株式会社半导体能源研究所

Inventor： 冈本悟

IPC: H01L21/336 ,  H01L21/84 ,  H01L29/786 ,  H01L29/06 ,  H01L27/12

CPC classification number: H01L29/786 ,  G02F1/1368 ,  H01L27/12 ,  H01L27/1214 ,  H01L27/1255 ,  H01L27/13 ,  H01L29/4908 ,  H01L29/66757 ,  H01L29/78696

Abstract: 本发明的目的在于提供一种半导体装置以及其制造方法，在该半导体装置中，防止起因于设置为岛状的半导体层的端部的缺陷，而提高可靠性。本发明的半导体装置的制造方法包括如下步骤：在具有绝缘表面的衬底上形成岛状半导体层；进行第一变质处理，在所述岛状半导体层的表面形成第一绝缘膜；去掉所述第一绝缘膜；对去掉了所述第一绝缘膜的所述岛状半导体层进行第二变质处理，在该岛状半导体层的表面形成第二绝缘膜；在所述第二绝缘膜上形成导电层，其中通过所述第一变质处理和所述第二变质处理，使所述岛状半导体层的上端部具有圆度。

公开(公告)号：CN101207156B

公开(公告)日：2011-03-23

申请号：CN200710159921.2

申请日：2007-12-20

Applicant: 株式会社半导体能源研究所

Inventor： 冈本悟 ,  关口庆一

IPC: H01L29/786 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/78621 ,  H01L27/1214 ,  H01L27/127 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66757 ,  H01L2029/7863

Abstract: 本发明的目的在于提高半导体装置的工作特性和可靠性。本发明涉及一种半导体装置，它包括：具有沟道形成区、第一低浓度杂质区、第二低浓度杂质区、以及包括硅化物层的高浓度杂质区的岛状半导体膜；栅绝缘膜；中间夹着所述栅绝缘膜与所述沟道形成区以及所述第一低浓度杂质区重叠的第一栅电极；中间夹着所述栅绝缘膜与所述沟道形成区重叠的第二栅电极；形成在所述第一栅电极以及所述第二栅电极的侧面的侧壁，其中，所述栅绝缘膜的所述第二低浓度杂质区上的膜厚度薄于其以外的区域上的膜厚度。

公开(公告)号：CN101694836A

公开(公告)日：2010-04-14

申请号：CN200910211867.0

申请日：2005-11-29

Applicant: 株式会社半导体能源研究所

Inventor： 冈本悟 ,  藤井照幸 ,  大沼英人 ,  石塚章广

IPC: H01L21/768 ,  H01L23/52

CPC classification number: H01L27/124 ,  C23F1/20 ,  C23F1/26 ,  G02F1/136227 ,  G02F2001/13629 ,  H01L21/32134 ,  H01L21/32136 ,  H01L21/76838 ,  H01L21/76885

Abstract: 本发明的目标是提供包含具有优选形状的布线的半导体器件。在制造方法中，包含步骤：形成连接到元件的第一导电层并在该导电层上形成第二导电层；在该第二导电层上形成抗蚀剂掩模；使用该掩模进行干法蚀刻处理该第二导电层；并使用剩下的掩模进行湿法蚀刻来处理该第一导电层，其中在该干法蚀刻中，第二导电层的蚀刻速率高于第一导电层的蚀刻速率，且其中在该湿法蚀刻中，第二导电层的蚀刻速率等于或高于第一导电层的蚀刻速率。

公开(公告)号：CN100474559C

公开(公告)日：2009-04-01

申请号：CN200510068489.7

申请日：2005-04-28

Applicant: 株式会社半导体能源研究所

Inventor： 笹川慎也 ,  冈本悟 ,  物江滋春

IPC: H01L21/768 ,  H01L21/60 ,  H01L23/52

CPC classification number: H01L27/3276 ,  G02F2001/13629 ,  H01L21/32136 ,  H01L21/32137 ,  H01L21/32139 ,  H01L51/0021 ,  H01L51/0023 ,  H01L51/5281 ,  H01L2924/0002 ,  H05K3/06 ,  H05K2203/0315 ,  H05K2203/0346 ,  H05K2203/095 ,  H05K2203/1476 ,  H01L2924/00

Abstract: 公开了一种能够减少布线之间颗粒的衬底上布线以及一种制作此布线的方法。根据本发明，提供了一种制作衬底上布线的方法，它包含：在第一导电层上形成第一掩模图形；借助于在第一条件下对第一掩模图形进行腐蚀而形成第二掩模图形，同时，借助于对第一导电层进行腐蚀而形成具有剖面倾斜角的侧面的第二导电层；以及在第二条件下对第二导电层和第二掩模图形进行腐蚀；其中，第一条件下的第一导电层对第一掩模图形的选择比在0.25-4的范围内，而第二条件下的第二导电层对第二掩模图形的选择比大于第一条件下的选择比。

公开(公告)号：CN1700443A

公开(公告)日：2005-11-23

申请号：CN200510068489.7

申请日：2005-04-28

Applicant: 株式会社半导体能源研究所

Inventor： 笹川慎也 ,  冈本悟 ,  物江滋春

IPC: H01L21/768 ,  H01L21/60 ,  H01L23/52

CPC classification number: H01L27/3276 ,  G02F2001/13629 ,  H01L21/32136 ,  H01L21/32137 ,  H01L21/32139 ,  H01L51/0021 ,  H01L51/0023 ,  H01L51/5281 ,  H01L2924/0002 ,  H05K3/06 ,  H05K2203/0315 ,  H05K2203/0346 ,  H05K2203/095 ,  H05K2203/1476 ,  H01L2924/00

Abstract: 公开了一种能够减少布线之间颗粒的衬底上布线以及一种制作此布线的方法。根据本发明，提供了一种制作衬底上布线的方法，它包含：在第一导电层上形成第一掩模图形；借助于在第一条件下对第一掩模图形进行腐蚀而形成第二掩模图形，同时，借助于对第一导电层进行腐蚀而形成具有剖面倾斜角的侧面的第二导电层；以及在第二条件下对第二导电层和第二掩模图形进行腐蚀；其中，第一条件下的第一导电层对第一掩模图形的选择比在0.25－4的范围内，而第二条件下的第二导电层对第二掩模图形的选择比大于第一条件下的选择比。

公开(公告)号：CN1691292A

公开(公告)日：2005-11-02

申请号：CN200510068463.2

申请日：2005-04-28

Applicant: 株式会社半导体能源研究所

Inventor： 冈本悟

IPC: H01L21/3213 ,  H01L21/027 ,  H01L21/3065 ,  H01L21/304 ,  H01L21/3205

CPC classification number: H01L27/1288 ,  C25D5/022 ,  H01L21/02071 ,  H01L21/32136 ,  H01L27/1214 ,  H01L29/66757 ,  H01L29/78621

Abstract: 本发明的一个目的是一种用于制造半导体器件的方法，通过它能去除当蚀刻导电层时形成的反应产品。根据本发明用于制造半导体器件的方法，包括去掉粘附到导电层以在垂直方向上延伸的反应产品步骤，以使得反应产品在等离子体放电激活的活性物质加速的方向上的厚度很薄。应当注意到当蚀刻导电层时制造反应产品。