4H-SiC沟槽绝缘栅双极型晶体管

    公开(公告)号:CN111524971A

    公开(公告)日:2020-08-11

    申请号:CN202010023568.0

    申请日:2020-01-09

    Abstract: 本发明公开了4H‑SiC沟槽绝缘栅双极型晶体管,包括P+欧姆接触区、N+发射区、P型沟道区、载流子存储层、N‑电压阻挡层、N+缓冲层、P+集电区、P型多晶硅区、沟槽型栅极;本发明相对于传统结构,主要提出了在器件集电极一侧引入了沟槽型的p‑poly/p‑SiC异质结。由于异质结做成了沟槽形状,所以器件在正常导通时可以提升空穴注入效率,使得器件的通态压降降低;同时新结构由于异质结的引入,其在关断的过程中为电压阻挡层中载流子的泄放提供了低阻通道,可以加速电子的抽取,进一步降低了关断损耗。

    一种适用于功率半导体器件的抗单粒子烧毁结构

    公开(公告)号:CN110429077A

    公开(公告)日:2019-11-08

    申请号:CN201910786441.1

    申请日:2019-08-23

    Abstract: 本发明公开了一种适用于功率半导体器件的抗单粒子烧毁结构,包括外延层,所述外延层第一主面设有有源区和栅极结构,所述有源区和栅极结构上设有栅极金属层;所述外延层第二主面设有衬底层,所述衬底层上设有漏极金属层;所述有源区与所述衬底层之间的外延层形成漂移区;所述有源区设有纵向深沟槽,所述深沟槽内设有源极金属层;所述源极金属层底部设有P型区;本发明在器件关闭状态下由重离子引起的瞬态电流主要通过深沟槽电极进行泄放,大幅度降低作用于寄生BJT的瞬态电流,使寄生BJT难以导通,从而有效提高了功率半导体器件的抗SEB性能;而深沟槽电极的引入不会对器件沟道区及反向耐压区域产生任何影响,因此器件的基本电学特性不受任何影响。

    一种碳化硅微沟槽中子探测器结构

    公开(公告)号:CN114784132B

    公开(公告)日:2023-06-27

    申请号:CN202210406230.2

    申请日:2022-04-18

    Abstract: 本发明公开了一种碳化硅微沟槽中子探测器结构。本发明采用多步外延加离子注入掺杂方法在N+衬底上形成交替的N柱区和P柱区,N柱区和P柱区构成的“超结”结构能够形成空间电荷区,能显著改善传统单一外延层电场的非均匀分布,可使整个外延层范围内的纵向电场则呈现非常均匀的分布。均匀的外延层纵向电场分布能使探测器在更低的衬底工作偏压下实现灵敏区的全耗尽,可有效降低SiC微沟槽中子探测器的全耗尽工作电压,进而降低后端供电电路研发成本并,同时提高探测器和后端电路的工作可靠性。

    一种碳化硅功率器件堆叠栅介质及制造方法

    公开(公告)号:CN110729353B

    公开(公告)日:2023-02-03

    申请号:CN201910954352.3

    申请日:2019-10-09

    Abstract: 本发明公开一种碳化硅功率器件AlON/Al2O3堆叠栅介质,所述电容结构包括:SiC衬底、堆叠栅介质层和正负金属电极;在所述SiC衬底层上设有SiC外延层;所述堆叠栅介质层包括Al2O3过渡层和AlON介质层;所述SiC外延层上设有所述Al2O3过渡层,所述Al2O3过渡层上设有所述AlON介质层;所述正负电极分别从所述AlON介质层的表面和所述SiC衬底的背面连接。本发明与应用厚度为50nm的SiO2介质层的常规器件比较,可以提高栅介质的临界击穿电场,提高了器件的可靠性。

    一种适用于功率半导体器件的抗单粒子烧毁结构

    公开(公告)号:CN110429077B

    公开(公告)日:2021-02-09

    申请号:CN201910786441.1

    申请日:2019-08-23

    Abstract: 本发明公开了一种适用于功率半导体器件的抗单粒子烧毁结构,包括外延层,所述外延层第一主面设有有源区和栅极结构,所述有源区和栅极结构上设有栅极金属层;所述外延层第二主面设有衬底层,所述衬底层上设有漏极金属层;所述有源区与所述衬底层之间的外延层形成漂移区;所述有源区设有纵向深沟槽,所述深沟槽内设有源极金属层;所述源极金属层底部设有P型区;本发明在器件关闭状态下由重离子引起的瞬态电流主要通过深沟槽电极进行泄放,大幅度降低作用于寄生BJT的瞬态电流,使寄生BJT难以导通,从而有效提高了功率半导体器件的抗SEB性能;而深沟槽电极的引入不会对器件沟道区及反向耐压区域产生任何影响,因此器件的基本电学特性不受任何影响。

    一种抗单粒子烧毁的GaN器件

    公开(公告)号:CN111162117A

    公开(公告)日:2020-05-15

    申请号:CN202010002987.6

    申请日:2020-01-02

    Abstract: 本发明公开一种抗单粒子烧毁的GaN器件,包括从下到上依次层叠设置的GaN底部缓冲层、GaN中间缓冲层、GaN沟道层、势垒层、钝化层;GaN中间缓冲层中设有夹层,夹层将GaN中间缓冲层分为上下两层;GaN中间缓冲层上表面的两端分别设有源电极和漏电极,钝化层上设有凹槽绝缘栅结构,源电极、漏电极和凹槽绝缘栅结构贯穿钝化层、势垒层和GaN沟道层,并延伸至GaN中间缓冲层上表面;凹槽绝缘栅结构包括凹槽,凹槽内壁设有栅介质,凹槽内设有栅电极;本发明有效降低了粒子入射后器件中的瞬态电流,从而提高了GaN器件的抗单粒子烧毁性能。

    抗单粒子烧毁LDMOS器件
    29.
    发明公开

    公开(公告)号:CN110112217A

    公开(公告)日:2019-08-09

    申请号:CN201910298966.0

    申请日:2019-04-15

    Abstract: 本发明提出了一种抗单粒子烧毁LDMOS器件,该结构通过在器件的漂移区制作一个P-埋层结构,其中P-埋层的掺杂浓度和纵向结深可通过注入剂量和注入能量进行控制,P-埋层的横向尺寸和分布形状可通过掩膜版图形进行控制。在相同耐压条件下,P-埋层可进一步提高漂移区的掺杂浓度,从而实现比导通电阻的降低。同时由于P-埋层对漂移区横向电场具有调制作用,可使重离子入射后电子-空穴对的产生率大幅度降低,有效抑制了寄生晶体管的导通,能够在改善器件基本电学特性前提下提高单粒子烧毁阈值电。

Patent Agency Ranking