公开(公告)号：CN101887883B

公开(公告)日：2011-12-07

申请号：CN201010191134.8

申请日：2010-06-04

申请人： 无锡中微晶园电子有限公司

发明人： 洪根深 ,  肖志强 ,  陈海峰

IPC分类号： H01L23/525 ,  H01L21/768

摘要： 本发明涉及一种MTM反熔丝单元结构及其制备方法，其包括衬底及位于衬底上的绝缘支撑层；所述绝缘支撑层上设有金属互连层、反熔丝下极板及氧化层；所述氧化层包覆金属互连层与反熔丝下极板，所述反熔丝下极板与金属互连层间利用氧化层相隔离；所述金属互连层上设有连接孔，所述连接孔从氧化层的表面延伸到金属互连层，连接孔内填充有金属电极；反熔丝下极板上设有反熔丝孔，所述反熔丝孔从氧化层的表面延伸到反熔丝孔；所述反熔丝孔内依次填充有高阻介质层、反熔丝上极板及金属电极；所述金属电极与反熔丝上极板、金属互连层均电性连接。本发明工艺操作简单、可靠性高、兼容性好、抗辐射能力强。

公开(公告)号：CN102110593A

公开(公告)日：2011-06-29

申请号：CN201010589424.8

申请日：2010-12-15

申请人： 无锡中微晶园电子有限公司

发明人： 肖志强 ,  张继 ,  吴建伟 ,  徐政

IPC分类号： H01L21/02

摘要： 本发明涉及一种提高多晶硅薄膜电阻稳定性的方法，其包括如下步骤：a、在多晶硅淀积舟的插槽内间隔安装假片，通过离子注入设备对假片进行至少两次多晶硅淀积；b、安装衬底，衬底上生长氧化层；c、离子注入设备对衬底进行多晶硅淀积；d、对多晶硅薄膜层进行离子注入；e、在多晶硅薄膜层涂布光刻胶；f、刻蚀多晶硅薄膜层；g、多晶硅薄膜层进行源漏注入；h、去除光刻胶；i、在上述多晶硅薄膜层上得到金属前介质薄膜；j、对衬底上的多晶硅薄膜层进行退火工艺；k、在金属前介质薄膜上得到接触孔；l、在所述接触孔内淀积金属材料，形成金属连线。本发明能改善多晶硅薄膜电阻工艺的工序能力，工艺操作简单，降低加工成本，安全可靠。

公开(公告)号：CN102097312A

公开(公告)日：2011-06-15

申请号：CN201010547284.8

申请日：2010-11-16

申请人： 无锡中微晶园电子有限公司

发明人： 肖志强 ,  陈正才 ,  吴晓鸫 ,  高向东

IPC分类号： H01L21/314 ,  H01L21/20 ,  H01L29/94 ,  H01L21/02 ,  C30B33/10

摘要： 本发明涉及一种ONO电容结构的生长工艺，包括如下步骤：a、提供半导体基板；b、在半导体基板上，通过干氧氧化生长20～24nm的底层氧化层；c、在半导体基板的底层氧化层上淀积中间SiN层，所述中间SiN层的厚度为20～24nm；d、在上述中间SiN层上，通过热氧化生长270～330nm的顶层氧化层。本发明在半导体基板上通过干氧氧化的方式生长底层氧化层，能够在半导体基板上形成致密的氧化层，确保底层氧化层的质量，在底层氧化层上淀积中间SiN层，在中间SiN层上通过湿氧氧化顶层氧化层，从而在半导体基板上形成ONO电容结构；通过湿氧氧化能够快速地在中间SiN层上形成顶层氧化层，并保证ONO薄膜的质量；操作简单；扩散设备和LPCVD设备可使用通用的半导体前道设备，可控性强，工艺步骤简单。

公开(公告)号：CN102097303A

公开(公告)日：2011-06-15

申请号：CN201010589423.3

申请日：2010-12-15

申请人： 无锡中微晶园电子有限公司

发明人： 高向东 ,  张世权 ,  肖志强 ,  寇春梅

IPC分类号： H01L21/02 ,  H01L21/027 ,  H01L21/3205 ,  H01L21/3213 ,  G03F7/00 ,  G03F7/20

摘要： 本发明涉及一种用于厚金属的光刻工艺，其包括如下步骤：a、在衬底上多次均匀淀积金属材料，使在衬底上形成金属层的厚度为3.9μm～4.1μm；b、在上述金属层上涂布光刻胶，并在所述光刻胶上刻蚀出多个标记窗口，露出标记窗口底部的金属层；c、对标记窗口底部的金属层进行金属腐蚀，露出被金属层遮挡的对位标记；d、去除金属层上的光刻胶；e、在上述金属层上再次涂布光刻胶，所述光刻胶涂布于露出对位标记外的金属层上；f、选择性地掩蔽和刻蚀所述光刻胶，利用上述露出的对位标记作为对位坐标，对金属层进行光刻，在金属层上得到所需的金属图形。本发明能降低表面粗糙度，降低表面晶粒对对位信号的干扰，对位精度高，安全可靠。

公开(公告)号：CN101599462B

公开(公告)日：2011-02-16

申请号：CN200910032415.6

申请日：2009-06-13

申请人： 无锡中微爱芯电子有限公司 ,  无锡中微晶园电子有限公司 ,  电子科技大学

发明人： 蒋红利 ,  肖志强 ,  乔明

IPC分类号： H01L21/8249 ,  H01L27/06 ,  H01L29/78 ,  H01L29/73 ,  H01L29/06

摘要： 本发明涉及基于体硅薄外延的600V高压功率集成电路的制造技术。具体地说是一种低成本的基于薄外延的600V高压LDMOS器件、20V低压器件及各器件间隔离的高低压兼容设计及工艺实现技术。本发明共采用了15块结构层次实现了各高低压器件的集成兼容设计。本发明与传统功率集成电路各器件设计不同之处在外延厚度从20um以上的厚外延改为8～9um的薄外延，LDMOS结构采用了不带浮空场极板的双RESURF？LDMOS结构，耐压达到了700V以上。各高低压器件兼容设计，N-外延下生长N埋层、P埋层以提高产生隔离和提高串通电压，采用P阱和P埋层以形成对通隔离，P阱兼容形成LDMOS的体区、NMOS的阱区、NPN管的基区，稳压二极管的阱区。

公开(公告)号：CN100521163C

公开(公告)日：2009-07-29

申请号：CN200710134359.8

申请日：2007-10-31

申请人： 无锡中微晶园电子有限公司

发明人： 徐静 ,  肖志强 ,  高向东 ,  李俊

IPC分类号： H01L21/84 ,  H01L21/762 ,  H01L21/311 ,  H01L21/306 ,  H01L21/3065

摘要： 本发明涉及集成电路的生产方法，具体地说是一种用于CMOS/SOI(绝缘体上硅)材料的硅槽刻蚀工艺。所述用于绝缘体上的硅槽刻蚀方法包括位于衬底硅1上的埋氧层2，在埋氧层2上有顶层硅3，其特征是：步骤一、先在顶层硅3上进行传统的热氧化，形成SiO2层4，再在SiO2层4淀积SiN，形成SiN层5；步骤二、在SiN层5上涂常用的光刻胶6，再形成硅槽刻蚀窗口；步骤三、再对硅槽刻蚀窗口进行等离子体反应刻蚀，露出顶层硅3；步骤四、用混合酸对露出的顶层硅3进行各向同性的硅槽腐蚀；步骤五、对上述经混合酸腐蚀过的顶层硅3继续进行等离子体反应刻蚀，形成硅槽；步骤六、对硅槽进行传统的LOCOS氧化。本发明可以减缓完全干法硅槽刻蚀+LOCOS氧化隔离工艺中，硅槽形貌过于陡直的状况。

公开(公告)号：CN100423274C

公开(公告)日：2008-10-01

申请号：CN200610038106.6

申请日：2006-01-27

申请人： 无锡中微晶园电子有限公司

发明人： 肖志强 ,  洪根深 ,  孙锋

IPC分类号： H01L27/12

摘要： 一种抗辐射BTS SOI CMOS器件结构，涉及抗辐射SOI CMOS器件技术，特别是涉及一种新的抗辐射BTS SOI CMOS器件结构。本发明受到总装备部装备预先研究项目经费资助。按照本发明所提供的设计方案，在结构的中部为多晶区，在多晶区的右侧为漏端，在多晶区的左侧为源端，其特征是：在漏端N+有源区上有一个漏端接触孔，漏端接触孔上有引出导线，在源端N+有源区上有一个源端接触孔，在源端N+有源区的上下两侧各有一个第一P+有源区，在源端N+有源区的左侧为第二P+有源区，两块第一P+有源区由第二P+有源区引出，源端N+有源区与第二P+有源区上有两个并在一起的接触孔，把源端N+有源区与两块第一P+有源区连接在一起，在该并在一起的接触孔上同样有引出导线。

公开(公告)号：CN101159248A

公开(公告)日：2008-04-09

申请号：CN200710135506.3

申请日：2007-11-16

申请人： 无锡中微晶园电子有限公司

发明人： 赵文彬 ,  陈海峰 ,  刘允 ,  肖志强

IPC分类号： H01L21/768

摘要： 本发明涉及集成电路的制造方法，具体地说是一种降低亚微米集成电路接触孔电阻的方法。按照本发明提供的技术方案，第一步，清洗，用二氧化硅腐蚀液(BOE)漂30－40秒，快速冲水8－10次，甩干，BOE腐蚀速率对热氧生长的二氧化硅约为85nm/min，35秒漂掉约为43－57nm；第二步，进行金属淀积；第三步，出片检查，送金属光刻工序。防止Al－Si直接接触造成的Al穿刺问题和硅析出问题，从而开发一种适合于大生产、低成本且成品率和可靠性达到规范要求的金属化工艺。

公开(公告)号：CN101009291A

公开(公告)日：2007-08-01

申请号：CN200610038106.6

申请日：2006-01-27

申请人： 无锡中微晶园电子有限公司

发明人： 肖志强 ,  洪根深 ,  孙锋

IPC分类号： H01L27/12

摘要： 一种抗辐射BTS SOI CMOS器件结构，涉及抗辐射SOI CMOS器件技术，特别是涉及一种新的抗辐射BTS SOI CMOS器件结构。本发明受到总装备部装备预先研究项目经费资助。按照本发明所提供的设计方案，在结构的中部为多晶区，在多晶区的右侧为漏端，在多晶区的左侧为源端，其特征是：在漏端N+有源区上有一个漏端接触孔，漏端接触孔上有引出导线，在源端N+有源区上有一个源端接触孔，在源端N+有源区的上下两侧各有一个P+有源区，在源端N+有源区的左侧为P+有源区，两块P+有源区由P+有源区引出，源端N+有源区与P+有源区上有两个并在一起的接触孔，把源端N+有源区与两块P+有源区连接在一起，在该并在一起的接触孔上同样有引出导线。