-
公开(公告)号：CN115188825A
公开(公告)日：2022-10-14
申请号：CN202210785219.1
申请日：2022-07-04
IPC分类号： H01L29/786 , H01L21/324 , H01L21/336
摘要： 本发明公开了一种抗辐射金属氧化物半导体场效应器件及其制造方法，属于电子工程技术领域。该器件包括抗辐射金属氧化物半导体场效应器件包括表面上具有无缺陷区域层的硅晶片。本发明的制造抗辐射金属氧化物半导体场效应器件的方法，高效率吸附半导体器件功能区中的金属与氧杂质，显著缩短形成耗尽无缺陷区域的时间。工艺过程简单，成本低。此发明所采用的方法不仅可以用于降低硅基的半导体器件与集成电路的金属与氧缺陷含量，也可以推广应用于减低化合物半导体功率器件与集成电路的衬底的金属与微缺陷含量以提高器件的抗辐射性能。
-
公开(公告)号：CN115188713A
公开(公告)日：2022-10-14
申请号：CN202210806229.9
申请日：2022-07-08
IPC分类号： H01L21/822 , H01L21/027 , H01L21/266 , H01L21/324 , H01L27/06
摘要： 本发明提出了一种用于制造功率集成电路的方法，包括：在第一类掺杂半导体的硅衬底上生长浓度不同的第二类掺杂半导体的外延层，并在外延层上生产栅极氧化层；根据元器件与集成电路的设计，针对外延层确定不同功能区的第一类掺杂半导体掺杂浓度，根据掺杂浓度在栅极氧化层上进行光刻与离子注入，在外延层上定义不同浓度的第一类掺杂半导体区并通过退火形成低浓度区和高浓度区，在栅极氧化层上通过光刻与刻蚀形成栅极图案；在栅极氧化层上淀积难溶金属层，并在难溶金属层上进行光刻与刻蚀形成不同功能区的欧姆接触窗口；在硅衬底上形成硅化物，淀积欧姆接触金属层，光刻与刻蚀欧姆接触金属层，形成大功率硅集成电路的元器件与电路互联以及电路隔离。
-
公开(公告)号：CN113594239B
公开(公告)日：2022-09-27
申请号：CN202110818413.0
申请日：2021-07-20
IPC分类号： H01L29/732 , H01L29/08 , H01L29/10
摘要： 本发明公开了一种具有网格结构的双极功率晶体管，包括：具有第一掺杂第二电阻和第二掺杂第一电阻的N型第一导电类集电极区域；具有网格式结构的N型第一导电类发射极区域；具有第三掺杂第四电阻和第四掺杂第三电阻的P型相反导电类基极区域；发射极区域覆盖连接基极区域多个单个的基极元件，集电极区域通过基极‑集电极p‑n结与基极区域相连接；第一掺杂杂质剂含量高于第二掺杂杂质剂含量，第三掺杂杂质剂含量高于第四掺杂杂质剂含量，第一电阻阻值大于第二电阻阻值，第三电阻阻值大于第四电阻阻值；集电极区域、基极区域和发射极区域分别通过欧姆接触和金属母线相连接；增加二次击穿耐性，降低基极‑发射极饱和电压值，安全工作区域显著扩大。
-
公开(公告)号：CN116130463A
公开(公告)日：2023-05-16
申请号：CN202211191051.8
申请日：2022-09-28
申请人： 晋芯电子制造(山西)有限公司 , 晋芯先进技术研究院(山西)有限公司
IPC分类号： H01L23/552 , H01L29/872
摘要： 本发明提供了一种抗电磁辐射的半导体器件及抗电磁辐射的方法，半导体器件包括：半导体衬底、半导体层、绝缘介质层、锗锑碲薄膜层、第一电极和第二电极。方法包括：电磁辐射波到达锗锑碲薄膜层的超表面结构；通过由凹槽、圆柱体和电磁辐射反射基体组成超表面结构的锗锑碲薄膜层实现肖特基二极管的抗电磁辐射的反射；横向孔和纵向孔内填充有锰锌铁氧体材料，当经过电磁辐射反射基体反射后的第一电磁辐射波到达锰锌铁氧体材料表面，形成第二电磁辐射波，第二电磁辐射波与第一电磁辐射波彼此反相，从而抵消第一电磁辐射波和第二电磁辐射波。本发明提高了电磁辐射的反射率，有助于减小电磁辐射的能量，减轻电磁辐射对肖特基二极管的性能影响。
-
公开(公告)号：CN116411344A
公开(公告)日：2023-07-11
申请号：CN202211095122.4
申请日：2022-09-05
申请人： 晋芯电子制造(山西)有限公司 , 晋芯先进技术研究院(山西)有限公司
摘要： 本发明涉及半导体器件制作工艺技术领域，提供了一种半导体外延膜的制作方法及其工艺控制系统，制作方法包括将硅衬底放置在超高真空室，控制超高真空室为设定真空度；将硅衬底加热到第一预定温度，去除硅衬底表面的天然氧化物层；降低温度至预设的第二预定温度，提供锶原子流，在硅衬底表面沉积生长设定厚度的二硅化锶膜。工艺控制系统包括主控模块、反射高能电子衍射仪、红外高温计和电离压力计；主控模块分别与反射高能电子衍射仪、红外高温计和电离压力计连接，用于在半导体外延膜的制作工艺中实现工艺条件和加工的协调控制。本发明工艺简单，外延膜稳定性与重复性好，不会导致形成多晶SrSi2膜、Sr层或Sr硅化物的其他相。
-
公开(公告)号：CN115498027A
公开(公告)日：2022-12-20
申请号：CN202211162079.9
申请日：2022-09-23
申请人： 晋芯电子制造(山西)有限公司 , 晋芯先进技术研究院(山西)有限公司
摘要： 本发明公开了一种集成电路欧姆接触区的生产系统及生产方法，其中生产系统包括：包括：依次设置的半导体薄膜、钝化层、半导体掺杂层、欧姆接触区和金属电极；所述欧姆接触区为重掺杂区，降低欧姆接触区的势垒高度，增大电子隧穿的几率；所述金属电极采用多层金属堆叠结构，包括接触层、扩散层、阻挡层和盖帽层；接触层金属与势垒层反应生成合金，在合金界面上形成高浓度空位，形成重掺杂的欧姆接触区。
-
公开(公告)号：CN115497816A
公开(公告)日：2022-12-20
申请号：CN202211279018.0
申请日：2022-10-19
申请人： 晋芯电子制造(山西)有限公司 , 晋芯先进技术研究院(山西)有限公司
IPC分类号： H01L21/265 , H01L21/336
摘要： 本发明公开了一种半导体场效应集成电路的制备系统及方法，包括：P型半导体衬底、第一区域、第二区域、绝缘板；所述半导体衬底上左侧设有第一区域，所述第一区域内部形成第一注入区；所述半导体衬底上右侧设有第二区域，所述第二区域内部形成第二注入区，且第一区域与第二区域共面；在第一区域与第二区域上层分别置有绝缘板。通过使用第一注入区、第二注入区对半导体集成电路进行离子注入，改善了N型半导体导电的接触质量，通过设置二氧化硅绝缘层，可以有效防止杂质往衬底表面渗透，提高器件集成电路的可靠性与稳定性。
-
公开(公告)号：CN115425091A
公开(公告)日：2022-12-02
申请号：CN202211225080.1
申请日：2022-10-09
申请人： 晋芯电子制造(山西)有限公司 , 晋芯先进技术研究院(山西)有限公司
IPC分类号： H01L29/808 , H01L29/45 , H01L21/337
摘要： 本发明提供了一种半导体器件薄膜结构及制备方法，包括：砷化镓衬底层：在半导体器件薄膜结构的最底层，通过飞秒激光纵向微加工形成纵向凹槽区，并通过横向切割形成横向分割区，获得砷化镓衬底层；氮化镓生长层：在砷化镓衬底层表面，通过异质分子束外延法生长氮化镓生长层；纵向P型沟道及N型栅极层：在氮化镓生长层上的纵向凹槽内进行P型氮化镓沟道生长，并在纵向P型氮化镓沟道面两侧各沉积一个纵向N型氮化镓凸台，最终形成纵向P型沟道及N型栅极层；金属电极薄膜层：在纵向P型沟道及N型栅极层上，通过真空环境蒸发淀积与电镀工艺形成鉻‑铜‑金多层导电层，获得金属电极薄膜层；并最终形成鉻‑铜‑金多层薄膜金属化半导体器件薄膜结构。
-
公开(公告)号：CN113594040A
公开(公告)日：2021-11-02
申请号：CN202110817741.9
申请日：2021-07-20
申请人： 弘大芯源(深圳)半导体有限公司
IPC分类号： H01L21/336 , H01L29/78 , H01L29/06
摘要： 本发明提供一种双扩散金属氧化物半导体晶体管的制造方法，包括：步骤S1：在P型衬底上形成N+型掩埋层；步骤S2：在N+型掩埋层上生长N型外延层；步骤S3：在N型外延层上形成P+深埋层和场氧化物；步骤S4：在场氧化物旁形成栅极氧化层；步骤S5：在栅极氧化层上沉积多晶硅栅极并用磷掺杂；步骤S6：在N型外延层上采用粒子掺杂形成P型基极；步骤S7：在N外延层上方以光刻形成漏极和源极；步骤S8：在漏极上形成漏区金属接触区，在源极上形成源区金属接触区。本发明消除基极的穿孔效应，改善晶体管的电参数：减少漏‑源之间的漏电流，增加击穿电压，并最大程度地减少制造集成电路(I C)中的晶体管的光刻次数，从而降低成本。
-
公开(公告)号：CN113472339A
公开(公告)日：2021-10-01
申请号：CN202110768785.7
申请日：2021-07-07
申请人： 弘大芯源(深圳)半导体有限公司
IPC分类号： H03K19/003 , H03K19/20
摘要： 本发明公开了一种在连续辐射照射下具有稳定性能的晶体管逻辑电路，包括：输入多发射极晶体管、相位分离晶体管、射极跟随器、输出负载晶体管、可吸收晶体管、电阻器组和附加二极管元件组；附加二极管元件组，分别连接输入多发射极晶体管、相位分离晶体管、射极跟随器、可吸收晶体管、电阻器组；附加二极管元件组包括多个附加二极管元件，用于控制输出端的逻辑电平值，并在连续辐射照射下保持响应速度；一种在连续辐射照射下具有稳定性能的晶体管元件逻辑运算方法，该新型电路的低电平输出电压具有足够低的值，使增益与开关速度能保持稳定。
-
-
-
-
-
-
-
-
-
搜索结果
57 条记录 (耗时 0.079 秒)
