一种光磁电半导体器件的封装测试系统与方法

    公开(公告)号:CN118136537A

    公开(公告)日:2024-06-04

    申请号:CN202410283362.X

    申请日:2024-03-13

    IPC分类号: H01L21/66 H01L21/67

    摘要: 本发明公开了一种光磁电半导体器件的封装测试系统与方法,包括:信息获取模块,用于实时获取光磁电半导体器件的综合信息数据,综合信息数据包括器件的应用场景、性能参数和可靠性要求,还包括器件的历史使用数据和市场反馈信息,以便全面理解器件的应用环境和性能特征;智能分析模块,基于计算机辅助设计平台对综合信息数据进行深度分析,获取分析结果,分析结果包括封装测试流程规划、器件的潜在故障模式预测和器件的性能退化趋势预测;自适应封装测试执行模块,用于基于分析结果,对光磁电半导体器件进行封装测试操作,其中,根据器件的实际性能和测试过程中的即时反馈,基于自适应控制模型动态调整测试参数、器件工艺以及封装流程。

    一种半导体器件薄膜结构及制备方法

    公开(公告)号:CN115425091B

    公开(公告)日:2023-10-10

    申请号:CN202211225080.1

    申请日:2022-10-09

    摘要: 本发明提供了一种半导体器件薄膜结构及制备方法,包括:砷化镓衬底层:在半导体器件薄膜结构的最底层,通过飞秒激光纵向微加工形成纵向凹槽区,并通过横向切割形成横向分割区,获得砷化镓衬底层;氮化镓生长层:在砷化镓衬底层表面,通过异质分子束外延法生长氮化镓生长层;纵向P型沟道及N型栅极层:在氮化镓生长层上的纵向凹槽内进行P型氮化镓沟道生长,并在纵向P型氮化镓沟道面两侧各沉积一个纵向N型氮化镓凸台,最终形成纵向P型沟道及N型栅极层;金属电极薄膜层:在纵向P型沟道及N型栅极层上,通过真空环境蒸发淀积与电镀工艺形成鉻‑铜‑金多层导电层,获得金属电极薄膜层;并最终形成鉻‑铜‑金多层薄膜金属化半导体器件薄膜结构。

    一种带内外电位保护环的肖特基二极管

    公开(公告)号:CN113471302B

    公开(公告)日:2022-10-14

    申请号:CN202110777557.6

    申请日:2021-07-09

    摘要: 本发明提供了一种带内外电位保护环的肖特基二极管,包括:重掺杂硅衬底、轻掺杂外延层、轻掺杂区域以及保护介电层;其中,轻掺杂外延层与重掺杂硅衬底具有相同导电性,且在轻掺杂外延层与所述重掺杂硅衬底中通过预设方法生成所述轻掺杂区域;其中,在保护介电层中打开窗口,通过保护介电层形成与肖特基电极势垒层的阳极金属化,同时,保护介电层形成与肖特基电极势垒层的阴极金属化;其中,轻掺杂区域包括:内部保护环、外部电势环以及内部保护环平行条纹,且在外部电势环的外延层还包括:附加电势环和N型限制环;基于上述方法使得肖特基二极管的反向电压增加且降低了反向电流值,从而增加了肖特二极管的产品良率。