-
公开(公告)号：CN117726295B
公开(公告)日：2024-09-13
申请号：CN202311765804.6
申请日：2023-12-21
IPC分类号： G06Q10/10 , G06Q50/04 , G06F30/20 , G06F113/10
摘要： 本发明提供一种光磁电半导体器件一体化智能制造系统与方法，其系统包括制造数据获取模块，用于获取制造需求数据和光磁电半导体器件的基础数据；一体化制造流程树模型构建模块，用于基于光磁电半导体器件的全流程制造工序，构建全流程制造模型和一体化制造流程树模型；制造实施模块，用于根据制造需求数据和基础数据，利用制造流程树模型，实施光磁电半导体器件一体化制造。本发明根据制造需求数据和光磁电半导体器件的基础数据，结合光磁电半导体器件的全流程制造工序，构建全流程制造模型和一体化制造流程树模型，用于实施光磁电半导体器件一体化制造，可提高光磁电半导体器件的产品制造质量，实现产品制造的可靠性和智能化程度。
-
公开(公告)号：CN115188825B
公开(公告)日：2024-01-30
申请号：CN202210785219.1
申请日：2022-07-04
IPC分类号： H01L29/786 , H01L21/324 , H01L21/336
摘要： 本发明公开了一种抗辐射金属氧化物半导体场效应器件及其制造方法，属于电子工程技术领域。该器件包括抗辐射金属氧化物半导体场效应器件包括表面上具有无缺陷区域层的硅晶片。本发明的制造抗辐射金属氧化物半导体场效应器件的方法，高效率吸附半导体器件功能区中的金属与氧杂质，显著缩短形成耗尽无缺陷区域的时间。工艺过程简单，成本低。此发明所采用的方法不仅可以用于降低硅基的半导体器件与集成电路的金属与氧缺陷含量，也可以推广应用于减低化合物半导体功率器件与集成电路的衬底的金属与微缺陷含量以提高器件的抗辐射性能。
-
公开(公告)号：CN116411344A
公开(公告)日：2023-07-11
申请号：CN202211095122.4
申请日：2022-09-05
申请人： 晋芯电子制造(山西)有限公司 , 晋芯先进技术研究院(山西)有限公司
摘要： 本发明涉及半导体器件制作工艺技术领域，提供了一种半导体外延膜的制作方法及其工艺控制系统，制作方法包括将硅衬底放置在超高真空室，控制超高真空室为设定真空度；将硅衬底加热到第一预定温度，去除硅衬底表面的天然氧化物层；降低温度至预设的第二预定温度，提供锶原子流，在硅衬底表面沉积生长设定厚度的二硅化锶膜。工艺控制系统包括主控模块、反射高能电子衍射仪、红外高温计和电离压力计；主控模块分别与反射高能电子衍射仪、红外高温计和电离压力计连接，用于在半导体外延膜的制作工艺中实现工艺条件和加工的协调控制。本发明工艺简单，外延膜稳定性与重复性好，不会导致形成多晶SrSi2膜、Sr层或Sr硅化物的其他相。
-
公开(公告)号：CN113364272B
公开(公告)日：2022-11-22
申请号：CN202110686362.0
申请日：2021-06-21
摘要： 本发明提供了一种直流电压转换器的平稳启动系统，包括：误差放大器与软启动电路和反馈电路连接，软启动电路与反馈电路和误差放大器连接，反馈电路分别与误差放大器、软启动电路、输入控制电路以及锁定比较电路连接，输入控制电路分别与反馈电路、锁定比较电路和偏置电压源连接，偏置电压源与输入控制电路连接，锁定比较电路与反馈电路和输入控制电路连接。本发明提出的一种直流电压转换器的平稳启动系统，通过在开关稳定器电路中采用了平稳启动系统，消除稳定器输出电压跳变状况，从而达到理想的电路启动效果。
-
公开(公告)号：CN115274827A
公开(公告)日：2022-11-01
申请号：CN202211039573.6
申请日：2022-08-29
IPC分类号： H01L29/06 , H01L29/872 , H01L21/329
摘要： 本发明公开了一种高压肖特基二极管，属于半导体技术领域。该高压肖特基二极管包括阴极金属、N+型基板、N‑型外延层和阳极金属，所述N‑型外延层的上表面侧面设有P+JBS区域，所述P+JBS区域的掺杂浓度比所述N‑外延层的掺杂浓度高，其中，所述N‑型外延层的上表面还设有P‑层。本发明的高压肖特基二极管在N型半导体层的表面加入了相对较薄的P‑层可提高JBS二极管的导通状态(正向偏置)性能，减小器件的反向漏电流。本发明的高压肖特基二极管在P+区两侧引入沟槽SiO2介质区，屏蔽肖特结的表面电场，降低肖特基接触区的表面电场强度，使器件在体内发生击穿，进一步减小器件的反向漏电流。
-
公开(公告)号：CN115241059A
公开(公告)日：2022-10-25
申请号：CN202210781569.0
申请日：2022-07-04
IPC分类号： H01L21/316 , H01L21/3105
摘要： 本发明公开了一种用吸气剂制造半导体结构的方法，属于半导体技术领域。该方法包括以下步骤：S01，在氧化气氛中进行退火；S02，在惰性气氛中进行两阶段退火。本发明的主要优点在于，氧缺陷吸附效率高，工艺过程简单，成本低。本发明所采用的方法不仅可以用于降低硅基的半导体器件与集成电路的氧缺陷含量，也可以推广应用于减低化合物半导体功率器件与集成电路的衬底的微缺陷含量。
-
公开(公告)号：CN118136537A
公开(公告)日：2024-06-04
申请号：CN202410283362.X
申请日：2024-03-13
摘要： 本发明公开了一种光磁电半导体器件的封装测试系统与方法，包括：信息获取模块，用于实时获取光磁电半导体器件的综合信息数据，综合信息数据包括器件的应用场景、性能参数和可靠性要求，还包括器件的历史使用数据和市场反馈信息，以便全面理解器件的应用环境和性能特征；智能分析模块，基于计算机辅助设计平台对综合信息数据进行深度分析，获取分析结果，分析结果包括封装测试流程规划、器件的潜在故障模式预测和器件的性能退化趋势预测；自适应封装测试执行模块，用于基于分析结果，对光磁电半导体器件进行封装测试操作，其中，根据器件的实际性能和测试过程中的即时反馈，基于自适应控制模型动态调整测试参数、器件工艺以及封装流程。
-
公开(公告)号：CN115565971B
公开(公告)日：2024-02-23
申请号：CN202211320446.3
申请日：2022-10-26
IPC分类号： H01L23/373 , H01L23/10
摘要： 本发明的一种散热性能良好的芯片封装结构，包括：封装上板、芯片卡槽、封装下板、导热层，封装上板上设置有芯片卡槽，封装上板远离芯片卡槽一端与封装下板连接，封装下板上贯穿设置有导热层。封装下板靠近芯片卡槽的一侧设置有基板。封装上板上设置有凹槽，封装下板上设置有卡扣，卡扣卡装在凹槽内。封装上板和封装下板于卡扣处粘合连接。导热层采用氮化铝或金刚石等材料。导热层为网络状，网络状的截面为圆形或五角星形或斜线形或螺旋形。该结构通过封装下板中的氮化铝导热网络与基板直接接触，将芯片工作时产生的热量快速导出，以保证芯片工作在正常的温度下，确保芯片的工作效率。同时与氮化铝散热板相比氮化铝用料较少，成本更加低廉。
-
公开(公告)号：CN115497816B
公开(公告)日：2023-10-17
申请号：CN202211279018.0
申请日：2022-10-19
IPC分类号： H01L21/265 , H01L21/336
摘要： 本发明公开了一种半导体场效应集成电路及制备方法，包括：P型半导体衬底、第一区域、第二区域、绝缘板；所述半导体衬底上左侧设有第一区域，所述第一区域内部形成第一注入区；所述半导体衬底上右侧设有第二区域，所述第二区域内部形成第二注入区，且第一区域与第二区域共面；在第一区域与第二区域上层分别置有绝缘板。通过使用第一注入区、第二注入区对半导体集成电路进行离子注入，改善了N型半导体导电的接触质量，通过设置二氧化硅绝缘层，可以有效防止杂质往衬底表面渗透，提高器件集成电路的可靠性与稳定性。
-
公开(公告)号：CN115425091B
公开(公告)日：2023-10-10
申请号：CN202211225080.1
申请日：2022-10-09
IPC分类号： H01L29/808 , H01L29/45 , H01L21/337
摘要： 本发明提供了一种半导体器件薄膜结构及制备方法，包括：砷化镓衬底层：在半导体器件薄膜结构的最底层，通过飞秒激光纵向微加工形成纵向凹槽区，并通过横向切割形成横向分割区，获得砷化镓衬底层；氮化镓生长层：在砷化镓衬底层表面，通过异质分子束外延法生长氮化镓生长层；纵向P型沟道及N型栅极层：在氮化镓生长层上的纵向凹槽内进行P型氮化镓沟道生长，并在纵向P型氮化镓沟道面两侧各沉积一个纵向N型氮化镓凸台，最终形成纵向P型沟道及N型栅极层；金属电极薄膜层：在纵向P型沟道及N型栅极层上，通过真空环境蒸发淀积与电镀工艺形成鉻‑铜‑金多层导电层，获得金属电极薄膜层；并最终形成鉻‑铜‑金多层薄膜金属化半导体器件薄膜结构。
-
-
-
-
-
-
-
-
-
搜索结果
33 条记录 (耗时 0.047 秒)
