-
公开(公告)号:CN119356639A
公开(公告)日:2025-01-24
申请号:CN202411920531.2
申请日:2024-12-25
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域,具体涉及一种带符号乘法电路、列级MAC电路、最大值寻找电路及芯片。带符号乘法电路包括数值运算单元和符号运算单元;数值运算单元由至少一个读写分离且具有读取双端口的SRAM单元构成。符号运算单元由三个与门和一个D触发器构成。符号位运算单元用于根据符号位的乘积将操作数的数值位传输到数值运算单元中,并完成数值位间的乘法运算。乘积结果最终体现在位线的放电状态上。利用多个带符号乘法电路可以构成列级MAC电路,将带符号乘法电路进行阵列化可以得到MAC结果的最大值寻找电路。本发明的最大值寻找电路可以解决了现有存内计算架构难以对带自注意力机制的神经网络运算任务进行加速的问题。
-
公开(公告)号:CN119356639B
公开(公告)日:2025-03-11
申请号:CN202411920531.2
申请日:2024-12-25
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域,具体涉及一种带符号乘法电路、列级MAC电路、最大值寻找电路及芯片。带符号乘法电路包括数值运算单元和符号运算单元;数值运算单元由至少一个读写分离且具有读取双端口的SRAM单元构成。符号运算单元由三个与门和一个D触发器构成。符号位运算单元用于根据符号位的乘积将操作数的数值位传输到数值运算单元中,并完成数值位间的乘法运算。乘积结果最终体现在位线的放电状态上。利用多个带符号乘法电路可以构成列级MAC电路,将带符号乘法电路进行阵列化可以得到MAC结果的最大值寻找电路。本发明的最大值寻找电路可以解决了现有存内计算架构难以对带自注意力机制的神经网络运算任务进行加速的问题。
-
公开(公告)号:CN116505286A
公开(公告)日:2023-07-28
申请号:CN202310698127.4
申请日:2023-06-13
Applicant: 安徽大学
IPC: H01Q17/00
Abstract: 本发明公开一种基于等离子体复合材料的双通道吸波装置,涉及等离子体应用领域,装置包括:金属基底、第一吸波材料层、等离子体阵列、第二吸波材料层、第一隔离保护层和第二隔离保护层;第一吸波材料层设于金属基底上表面;第一吸波材料层上方设有等离子体阵列;等离子体阵列的上方设有第二吸波材料层;第一隔离保护层和第二隔离保护层设于等离子阵列的两侧;两个吸波材料层和两个隔离保护层构成空腔结构;等离子体阵列设于空腔结构中,使得等离子体阵列处于吸波材料层构成的空腔中,有利于等离子体电子密度的产生和保持,从而提高吸波效果和吸波性能,另外,利用等离子体和吸波材料层相结合形成了复合双通道吸波结构,大大提升吸波性能。
-
公开(公告)号:CN119893328A
公开(公告)日:2025-04-25
申请号:CN202510391678.5
申请日:2025-03-31
Applicant: 安徽大学 , 合肥中科君达视界技术股份有限公司
IPC: H04N25/772 , H04N25/78
Abstract: 本发明涉及图像传感器设计技术领域,具体公开了带有预判断逻辑的SAR‑SS型ADC电路、模块。本发明在数字相关多采样的基础上采用SAR‑SS混合架构来将对两列像素信号{Vref,n}、{Vsig,n}的12bit量化分解成通过SAR‑ADC部进行粗量化、SS‑ADC部进行细量化,在实现低噪声的情况下提升了ADC的整体量化速度、且比采用单一架构SS型ADC的传统CMS ADC功耗更低。本发明的电路设置了预判断逻辑部,来对是否需要对像素读出信号Vsig,2进行粗量化进行判断,以减少粗量化的不必要耗时及功耗,进一步提升了ADC的整体速度和功耗。
-
公开(公告)号:CN119382707B
公开(公告)日:2025-04-08
申请号:CN202411958365.5
申请日:2024-12-30
Applicant: 安徽大学
Abstract: 本发明涉及模拟数字转换电路设计技术领域,具体涉及一种输入稀疏性自适应ADC电路及模块。本发明公开了一种输入稀疏性自适应ADC电路,包括:稀疏性检测电路部、稀疏性控制电路部、时序产生电路部、SAR‑ADC主电路部。本发明增加了对输入阵列的稀疏性检测,并能够检测出的阵列输入稀疏度,自适应地减少比较周期、缩短量化时间,从而实现在精度不变的情况下减小功耗浪费、提高量化效率。本发明解决了现有ADC处理阵列输入时存在冗余比较过程的问题。
-
公开(公告)号:CN119741185A
公开(公告)日:2025-04-01
申请号:CN202411817124.9
申请日:2024-12-11
Applicant: 安徽大学
Abstract: 本发明涉及集成电路设计领域中的一种数字图像处理方法及硬件电路、特征向量存储与匹配方法。数字图像处理方法包括:在数字图像中,以每个特征点为中心,以r格像素为半径定下一个圆形区域;分别从圆心角0°、‑22.5°开始,每隔45°均划分出8块扇形区域,顺次交叉编码;针对同一存储单元的存储内容m个幅值存储位置进行1至m的顺次编码;旋转数字图像使主方向角呈0°;改变旋转前扇形区域的存储信息的信息存储位置和相应m个幅值的幅值存储位置。本发明针对每个特征点在划定圆形区域的基础上,勾画出存在重叠关系的16个扇形区域,因此根据主方向角旋转后,圆形区域不需要重新统计,只需把存储的顺序变动,简化特征向量生成过程,利于硬件实现。
-
公开(公告)号:CN119670672A
公开(公告)日:2025-03-21
申请号:CN202510180813.1
申请日:2025-02-19
Applicant: 安徽大学
IPC: G06F30/392 , G06N3/0455 , G06N3/0464 , G06N3/048 , G06N3/082 , G06N3/092
Abstract: 本发明涉及集成电路布线技术领域,具体涉及基于深度强化学习和RSMT的集成电路布线方法、系统。本发明提出了改进型的电路布线模型来进行RES的求解,其在编码器中不仅引入了选择性卷积层,还融入了基于马卡龙变形层设计的特征处理层:前者实现了对多尺度特征的提取和动态融合,有效捕获点集的局部细节与多尺度特征,从而提高了模型对复杂点分布的适应能力,为解的构建提供更精确的特征表示;后者增加了残差路径和分层特征处理,进一步提升了解构建的全局优化能力,使得生成的解更精确,误差更低。本发明解决了现有REST法在特征表达能力、训练效率和大规模点集的适应性方面仍需改进的问题。
-
公开(公告)号:CN119299881B
公开(公告)日:2025-03-04
申请号:CN202411814242.4
申请日:2024-12-11
Applicant: 安徽大学
IPC: H04N25/78 , H04N25/616 , H04N25/709 , H04N25/571
Abstract: 本发明属于集成电路领域,具体涉及一种全局同步及局部异步的单斜ADC及CMOS图像传感器。其包括:时序控制电路、动态斜坡发生器、行判断模块、列读出电路和列判断模块。时序控制电路用于使得各像素单元在量化过程中的总转换时间保持一致。行判断模块用于确定自适应斜坡的摆幅范围;列读出电路结合各个阶段的量化结果生成最终的像素值;列判断模块用于在像素多采样量化阶段根据各个像素单元的全量程量化结果生成控制动态斜坡发生器和列读出电路的使能信号,必要时将电路关闭,以降低整体电路的功耗。本发明解决了现有的单斜ADC采用自适应相关多采样机制的情况下仍然存在的整体帧率差异较大的问题。
-
公开(公告)号:CN119483593A
公开(公告)日:2025-02-18
申请号:CN202510065555.2
申请日:2025-01-16
Applicant: 安徽大学
Abstract: 本发明涉及图像传感器设计技术领域,具体涉及用于CIS的高速Pipe‑SAR‑ADC电路及模块。本发明的电路首先通过CDS‑PGA部对输入信号进行采样保持、增益放大、引入固定偏移,得到差分信号;再通过第一级SAR‑ADC部对差分信号进行6bit量化,得到6位数值码及残差信号;接着通过MDAC部将残差信号进行放大,得到放大信号;然后通过第二级SAR‑ADC部对到放大信号进行7bit量化,得到7位数值码;最后通过冗余校准部依据6位数值码、7位数值码进行冗余校准得到最终的12位数字码。本发明不仅能够满足更高的输入信号范围、更高的信噪比,而且降低了噪声、消除了失调电压,能够实现高速、低噪声及高分辨率。
-
公开(公告)号:CN119356640A
公开(公告)日:2025-01-24
申请号:CN202411918331.3
申请日:2024-12-25
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域,具体涉及一种随机计算的CIM电路及适于机器学习训练的MAC运算电路,该电路包括:存算阵列、随机量化电路、以及外围电路。其中,存算阵列采用具有数据存储和逻辑运算功能的SRAM阵列。随机量化电路包括随机电压生成器、孪生比较器阵列、随机累加电路和转码电路。随机电压生成器生成随机电压,孪生比较器阵列利用随机电压生成SRAM阵列输出的运算结果的随机比特流,随机累加电路根据各个随机比特流在随机域内实现乘积结果的累加;转码电路将最终结果的随机比特流转码为对应的数值。本发明还引入转置设计来实现更高效的全并行操作。本发明解决了现有各类采用全加器的CIM电路存在的面积效率较低和功耗较高的问题。
-
-
-
-
-
-
-
-
-