公开(公告)号：CN116247096A

公开(公告)日：2023-06-09

申请号：CN202310211034.4

申请日：2023-03-07

Applicant: 复旦大学

Inventor： 王路宇 ,  张鹏浩 ,  徐敏 ,  王强 ,  潘茂林 ,  谢欣灵 ,  黄海 ,  黄自强 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/06

Abstract: 本发明提供了一种抗反向导通电流的凹栅增强型GaN HEMT结构，包括：阳极、阴极及依次堆叠的衬底、分隔层、凹栅增强型GaN HEMT器件；其中：衬底为SiC，其中包含有P型掺杂区以及N型掺杂区，且P型掺杂区包裹N型掺杂区；凹栅增强型GaN HEMT器件包括在分隔层上依次形成的第一成核层、沟道层以及势垒层；势垒层上开设有第一凹槽，第一凹槽贯穿势垒层，第一凹槽内填充有栅介质层以及栅极金属以形成栅极；且栅极两侧的势垒层上分别形成有源极和漏极；其中：阳极与P型掺杂区电性连接，且阳极电性连接至源极；阴极与N型掺杂区电性连接，且阴极电性连接至漏极；其中：N型掺杂区覆盖漏极下方的区域，且延伸至栅极下方的区域；通过PN结可抑制器件的反向导通电流。

公开(公告)号：CN116247094A

公开(公告)日：2023-06-09

申请号：CN202310211017.0

申请日：2023-03-07

Applicant: 复旦大学

Inventor： 王路宇 ,  张鹏浩 ,  徐敏 ,  王强 ,  潘茂林 ,  黄海 ,  黄自强 ,  谢欣灵 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/06

Abstract: 本发明提供了一种具有抑制衬底漏电结构的GaNHEMT器件，包括：衬底，以及形成于衬底上的缓冲层；第一P+型掺杂区与第一N+型掺杂区；其中，第一P+型掺杂区形成于缓冲层中；第一N+型掺杂区形成于部分第一P+型掺杂区的表层，且第一P+型掺杂区包裹第一N+型掺杂区；GaNHEMT结构；形成于缓冲层的顶端；其中，GaNHEMT结构包括栅极金属层与漏极金属层；栅极金属层与漏极金属层沿水平方向排列；其中，第一N+型掺杂区覆盖漏极金属层的下方区域，且延伸到第一掺杂区域；第一掺杂区域表征了栅极金属层与漏极金属层之间的下方区域。该方案解决了缓冲层产生漏电通道导致的器件的漏电流的加剧的问题，进而避免出现器件提前击穿现象，实现了器件性能的提高。

公开(公告)号：CN115548116A

公开(公告)日：2022-12-30

申请号：CN202211255558.5

申请日：2022-10-13

Applicant: 复旦大学

Inventor： 王路宇 ,  张鹏浩 ,  徐敏 ,  潘茂林 ,  王强 ,  樊蓉 ,  杨妍楠 ,  谢欣灵 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/20 ,  H01L21/335

Abstract: 本发明提供了一种具有栅极保护功能的GaN HEMT器件结构，该器件包括：GaN HEMT器件；第一成核层；所述第一成核层形成于所述GaN HEMT器件上；以及形成于所述第一成核层上的PN二极管；其中，所述PN二极管包括：分别形成于所述第一成核层上的第一区域与第二区域的p+型GaN层与n+型GaN层；以及形成于所述GaN HEMT器件上的阴极与阳极，所述阴极与所述p+型GaN层相连，所述阳极与所述n+型GaN层相连；所述第一区域与所述第二区域沿第一方向相对，所述第一方向表征了纸平面上水平方向；其中，所述PN二极管的击穿电压小于所述GaN HEMT器件的击穿电压。本发明提供的技术方案解决了传统结构GaN HEMT器件的栅极容易被击穿的问题，实现了保护GaN HEMT器件不被破坏的技术效果。

公开(公告)号：CN115233156A

公开(公告)日：2022-10-25

申请号：CN202210878689.2

申请日：2022-07-25

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 黄自强 ,  王晨 ,  徐敏 ,  徐赛生 ,  张卫

IPC: C23C14/06 ,  C23C14/34 ,  H01L39/02 ,  H01L39/24

Abstract: 本发明提供了一种约瑟夫森结制备方法及约瑟夫森结。本发明的约瑟夫森结制备方法，包括以下步骤：向工艺腔内通入氩气和氮气，在氩气和氮气的作用下通过靶材对工艺腔内的约瑟夫森结进行镀膜，得到表面镀有氮化层的约瑟夫森结。本发明的约瑟夫森结金属层镀膜方法的有益效果在于：通过向密闭的工艺腔内通入氩气和氮气，并电离氩气和氮气得到氮离子体和氩离子体，氩离子体轰击工艺腔上侧的靶材得到靶材的原子团，靶材的原子团与氮离子体结合在约瑟夫森结的表面形成一层靶材氮化物，靶材氮化物层的形成能够避免约瑟夫森结的顶层金属层于空气接触，避免顶层金属层氧化，进而能够提升约瑟夫森结的稳定性，降低约瑟夫森结造成的器件扰动频次以及幅度。

公开(公告)号：CN115101475A

公开(公告)日：2022-09-23

申请号：CN202210680809.8

申请日：2022-06-16

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 陈鲲 ,  杨静雯 ,  徐敏 ,  王晨 ,  张卫 ,  徐赛生 ,  吴春蕾

IPC: H01L21/8234 ,  H01L21/336 ,  H01L21/306 ,  H01L27/088 ,  H01L29/78

Abstract: 本发明提供了一种牺牲层选区刻蚀方法，该方法包括：提供一衬底；在衬底上形成沿第一方向排列的若干鳍结构；每个鳍结构均包括形成于衬底上的间隔堆叠的牺牲层和沟道层；在每个鳍结构上形成沿第二方向排列的若干假栅堆叠件，且每个假栅堆叠件横跨对应的鳍结构；假栅堆叠件包括假栅和沿第二方向形成于假栅的两侧的内隔离层；对待刻蚀区域的鳍结构进行离子注入以形成改性的掺杂区域，使得掺杂区域的刻蚀速率比非掺杂区域的刻蚀速率快；对每个鳍结构的牺牲层进行刻蚀，以去除所述掺杂区域的牺牲层，且保持非掺杂区域的牺牲层的完整。本发明提供的技术方案，避免了未掺杂区域的牺牲层的横向损失，保证了其完整性，实现了器件性能的进一步提高。

公开(公告)号：CN114937700A

公开(公告)日：2022-08-23

申请号：CN202210682323.8

申请日：2022-06-16

Applicant: 上海集成电路制造创新中心有限公司 ,  复旦大学

Inventor： 陈鲲 ,  杨静雯 ,  徐敏 ,  王晨 ,  张卫 ,  徐赛生 ,  吴春蕾

IPC: H01L29/78 ,  H01L29/10 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

Abstract: 本发明提供了一种半导体器件的沟道结构，包括：第一沟道区以及第二沟道区，所述第一沟道区与所述第二沟道区均形成于所述GAA器件的源区和漏区之间；所述第一沟道区形成于衬底的第一区域上；所述第二沟道区形成于所述衬底的第二区域上；所述第一沟道区包括：沿远离所述衬底方向上依次形成的第一沟道层以及若干第二沟道层，各第二沟道层之间以及所述若干第二沟道层与所述第一沟道层之间均不接触；所述第二沟道区包括：形成于所述衬底上的所述第一沟道层。解决了如何利用简洁的工艺制作半导体器件的沟道结构的问题，实现了工艺的简化以及减小器件缺陷的效果。

公开(公告)号：CN112908853B

公开(公告)日：2022-08-16

申请号：CN202110114036.2

申请日：2021-01-27

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 张卫 ,  徐敏 ,  陈鲲 ,  杨静雯 ,  徐赛生 ,  王晨 ,  吴春蕾 ,  尹睿

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/08

Abstract: 本发明提供了一种GAA晶体管及其制备方法、电子设备，其中的制备方法，包括：提供一衬底；在所述衬底上形成外延层，所述外延层包括交替层叠的牺牲层与硅层，其中，所述外延层中与所述衬底相接触的一层为底层牺牲层；刻蚀所述衬底与所述外延层，以形成鳍片；刻蚀所述鳍片中剩余的外延层，以在鳍片的第一侧与第二侧刻蚀出源极区域与漏极区域，其中，刻蚀的最终终点低于所述剩余的外延层中底层牺牲层的最高处，且不低于衬底与底层牺牲层的连接处；鳍片的第一侧与第二侧为鳍片一对相对的两侧；在所述源极区域制作源极，在所述漏极区域制作漏极。

公开(公告)号：CN113889436A

公开(公告)日：2022-01-04

申请号：CN202111070720.1

申请日：2021-09-13

Applicant: 上海集成电路制造创新中心有限公司 ,  复旦大学

Inventor： 徐敏 ,  刘桃 ,  汪大伟 ,  王晨 ,  张卫 ,  徐赛生 ,  吴春蕾

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/423

Abstract: 本发明提供了一种环栅结构源漏的外延制备方法以及环栅结构，其中的方法包括：提供一衬底，在所述衬底上形成多个鳍片，沿沟道方向，相邻的两个鳍片之间具有凹槽；在所述衬底上淀积非晶硅层；对所述非晶硅层进行退火，以使所述非晶硅层结晶形成单晶硅层；以所述单晶硅层的表面为起始表面，外延生长锗硅材料，形成锗硅体层；在所述锗硅体层形成环栅结构的源/漏区；通过在凹槽淀积非晶硅层，然后将非晶硅层经过退火处理结晶成单晶硅层，以单晶硅层为起始表面生长锗硅体层的方法，能够制备出无位错高质量的硅锗体层，为沟道提供足够的应力，提升环栅器件的空穴迁移率，进而提高环栅器件的开启电流。

公开(公告)号：CN113284806A

公开(公告)日：2021-08-20

申请号：CN202110538164.X

申请日：2021-05-18

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 刘桃 ,  徐敏 ,  张卫 ,  汪大伟 ,  王晨 ,  陈鲲 ,  杨静雯 ,  孙新 ,  潘哲成 ,  吴春蕾 ,  徐赛生 ,  尹睿

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/08

Abstract: 本发明提供了一种环栅器件及其源漏制备方法、器件制备方法、电子设备，其中，环栅器件的源漏制备方法，包括：在基底上形成鳍片，以及横跨所述鳍片的伪栅极单元，所述鳍片包括交替层叠的预备沟道层与预备牺牲层；所述伪栅极单元的数量为多个，多个所述伪栅极单元沿所述预备沟道层的沟道方向依次分布；刻蚀掉相邻两个伪栅极单元之间的预备牺牲层部分；对相邻两个伪栅极单元之间的预备沟道层部分进行刻蚀减薄，并保留部分沟道层材料作为种子层；基于所述种子层，外延源漏的锗硅体层，并在所述锗硅体层形成源极与漏极。

公开(公告)号：CN102832198A

公开(公告)日：2012-12-19

申请号：CN201210360376.4

申请日：2012-09-25

Applicant: 复旦大学

Inventor： 卢红亮 ,  张卫 ,  孙清清 ,  徐赛生 ,  王鹏飞 ,  丁士进

IPC: H01L23/532 ,  H01L21/768

Abstract: 本发明属于半导体集成电路制造技术领域，具体为铜互连结构及其制备方法。本发明以现有铜互连结构为基础，采用Co-Ru层材料作为铜互连结构的籽晶层。本发明用等离子原子层淀积方法在铜互连的沟槽和通孔结构中来生长的Co-Ru材料籽晶层，淀积的薄膜能够具有良好的粘附性。此外，通过调节Co-Ru材料籽晶层中的Co和Ru比例，可以获得较佳的粘附特性。本发明的优点是可以提电镀铜与籽晶层的粘附特性性，并保持其在集成电路铜互连应用中的可靠性，为22nm及其以下工艺技术节点提供了一种理想的互连工艺技术解决方案。