-
公开(公告)号：CN100568569C
公开(公告)日：2009-12-09
申请号：CN200810091712.3
申请日：2008-04-09
Applicant: 国际商业机器公司
CPC classification number: H01L45/148 , H01L23/525 , H01L45/06 , H01L45/1206 , H01L45/126 , H01L45/144 , H01L45/1683 , H01L2924/0002 , Y10S438/90 , H01L2924/00
Abstract: 本发明公开了一种半导体结构及其制造方法。该半导体结构包括与加热材料集成的两个可编程过孔，其中每个可编程过孔包含相变材料。具体地，本发明提供一种结构，其中每个都包含相变材料的两个可编程过孔位于加热材料的相反面上。加热材料的上表面的每个端部与金属端子相连。与加热材料的上表面的端部接触的这些金属端子中的每个金属端子可被连接到控制和切换这两个可编程过孔的电阻状态的外部组件。本发明结构的两个可编程过孔的每一个连接到另一金属端子。也可以将与可编程过孔相关联的这些金属端子连接到可存在于该结构中的电路块上。
-
公开(公告)号：CN101383337A
公开(公告)日：2009-03-11
申请号：CN200810129458.1
申请日：2008-07-31
Applicant: 国际商业机器公司
IPC: H01L23/525 , H01L45/00 , H01L27/24 , G11C16/02 , G11C11/56
CPC classification number: H01L23/5256 , H01L27/2436 , H01L45/06 , H01L45/1206 , H01L45/122 , H01L45/1226 , H01L45/1286 , H01L45/1293 , H01L45/144 , H01L45/148 , H01L45/1675 , H01L2924/0002 , H01L2924/00
Abstract: 一种可编程相变材料(PCM)结构包括在半导体器件的BEOL级形成的加热器元件，该BEOL级包括低K电介质材料于其中；与加热器元件的第一端电接触的第一通孔和与加热器元件的第二端电接触的第二通孔，从而限定通过第一通孔、加热器元件和第二通孔的编程电流通路；置于加热器元件上的PCM元件，该PCM元件配置成通过使用经过加热器元件的编程电流在较低电阻结晶态与较高电阻非晶态之间编程；以及与PCM元件电接触的第三通孔，从而限定通过第三通孔、PCM元件、加热器元件和第二通孔的读出电流通路。
-
公开(公告)号：CN100399599C
公开(公告)日：2008-07-02
申请号：CN200510054831.8
申请日：2005-03-17
Applicant: 国际商业机器公司
Inventor： 斯蒂芬·S·福尔凯伊 , 亨德里克·哈曼 , 杰弗里·B·约翰逊 , 林仲汉 , 黄汉森
CPC classification number: H01L29/685 , G11C11/5678 , G11C13/0004 , H01L27/1203
Abstract: 本发明包括形成相变材料存储器器件的方法和由此制造的相变存储器器件。特殊地，相变存储器器件包括一半导体结构，其包括一具有第一掺杂区并其侧面连接一组第二掺杂区的衬底；位于第一掺杂区上的相变材料；和位于相变材料上的导体，其中当相变材料为第一相时，半导体结构作为双极结型晶体管运行，当相变材料为第二相时，半导体结构作为场效应晶体管运行。
-
公开(公告)号：CN101165936A
公开(公告)日：2008-04-23
申请号：CN200710180242.3
申请日：2007-10-16
Applicant: 国际商业机器公司
Inventor： 罗杰·W.·奇克 , 林仲汉 , 阿里加德勒·G.·西勒特 , 斯蒂芬·M.·洛斯纳格尔
CPC classification number: H01L45/06 , H01L21/76831 , H01L27/2436 , H01L45/1233 , H01L45/144 , H01L45/148 , H01L45/1683
Abstract: 一种存储单元及其制作方法。绝缘材料沉积在衬底上。通孔形成在衬底中，并且导电下部块设置在通孔内部。由绝缘材料构成的该阶梯式间隔件设置在导电下部块的通孔中。相变材料设置在该导电下部块上方并且限制于该阶梯式间隔件内部。由导电材料构成的导电上部块形成在该相变材料上。
-
公开(公告)号：CN1780013A
公开(公告)日：2006-05-31
申请号：CN200510124682.8
申请日：2005-11-14
Applicant: 国际商业机器公司
CPC classification number: H03H11/24
Abstract: 可编程的电可变(EA)电阻器、包括所述EA电阻器的集成电路(IC)芯片以及使用片上EA电阻器的集成模拟电路。相变存储介质形成IC上的电阻器(EA电阻器)，它们可以在并联的EA电阻器的阵列中形成，以便为所述IC上的电路设置可变的电路偏压条件，具体地说，就是片上偏压模拟电路。所述偏置电阻值通过改变EA电阻器相位而改变。所述并联EA电阻器的并联连接可以是动态可变的，数字地切换一个或多个并联电阻器为接通和断开。
-
Patent Agency Ranking
公开(公告)号：CN1670979A
公开(公告)日：2005-09-21
申请号：CN200510054831.8
申请日：2005-03-17
Applicant: 国际商业机器公司
Inventor： 斯蒂芬·S·福尔凯伊 , 亨德里克·哈曼 , 杰弗里·B·约翰逊 , 林仲汉 , 黄汉森
CPC classification number: H01L29/685 , G11C11/5678 , G11C13/0004 , H01L27/1203
Abstract: 本发明包括形成相变材料存储器器件的方法和由此制造的相变存储器器件。特殊地，相变存储器器件包括一半导体结构，其包括一具有第一掺杂区并其侧面连接一组第二掺杂区的衬底；位于第一掺杂区上的相变材料；和位于相变材料上的导体，其中当相变材料为第一相时，半导体结构作为双极结型晶体管运行，当相变材料为第二相时，半导体结构作为场效应晶体管运行。
-
公开(公告)号：CN107111783A
公开(公告)日：2017-08-29
申请号：CN201680005501.6
申请日：2016-01-05
Applicant: 国际商业机器公司
IPC: G06N3/063
Abstract: 一种神经形态存储器电路，包括可编程电阻性存储器元件(108)，用于传输轴突LIF脉冲的轴突LIF线(116)和用于随时间建立树突LIF电荷的树突LIF线(110)。当轴突LIF线(116)传输轴突LIF脉冲时，第一晶体管(104)提供通过可编程电阻性存储器元件(108)的用于树突LIF电荷的放电路径。轴突STDP线(122)传输轴突STDP脉冲。轴突STDP脉冲长于轴突LIF脉冲。树突STDP线(118)被配置以在树突LIF线(110)处的电压Vpost低于阈值电压(120)之后传输树突STDP脉冲。第二晶体管(106)耦合到轴突STDP线(122)和可编程电阻性存储器元件(108)。当轴突STDP线(122)传输轴突STDP脉冲时，第二晶体管(106)提供用于通过可编程电阻性存储器元件(108)的用于树突STDP脉冲的电路径。
-
公开(公告)号：CN104036822B
公开(公告)日：2017-04-12
申请号：CN201410064481.2
申请日：2014-02-25
Applicant: 国际商业机器公司
IPC: G11C13/00
CPC classification number: G11C7/00 , G11C11/24 , G11C13/0002 , G11C13/003 , G11C13/004 , G11C13/0061 , G11C13/0069 , G11C2013/0052 , G11C2013/0054 , G11C2013/0071 , G11C2213/18 , G11C2213/35 , G11C2213/73
Abstract: 本发明涉及一种基于基元电容的存储基元和用于操作存储基元的方法。一种存储基元和用于操作存储基元的方法包括：在电气上串联耦合的双向存取器件和存储元件。所述双向存取器件包括隧穿电容。所述存储元件可通过施加极性彼此相反的第一和第二写入电压而编程为第一和第二状态。所述存储元件在所述第一状态的电容低于在所述第二状态的电容。读取单元读出由于施加读取电压时的压降所导致的瞬时读取电流。基于所述读取电流是大于还是小于读出阈值，判定所述存储元件是所述第一还是第二状态。所述读出阈值基于所述第一和第二状态之间的电容比率。
-
公开(公告)号：CN103779376B
公开(公告)日：2016-08-24
申请号：CN201310484752.5
申请日：2013-10-16
Applicant: 国际商业机器公司
CPC classification number: H01L27/2472 , H01L23/576 , H01L27/24 , H01L45/06 , H01L45/1233 , H01L45/142 , H01L45/144 , H01L2924/0002 , Y10T29/49155 , H01L2924/00
Abstract: 本公开涉及具有篡改检测和响应装置的集成电路以及用于制造这种集成电路的方法。一种具有篡改检测和响应装置的集成电路包括至少一种反应材料和耦合到所述至少一种反应材料的至少一个存储单元。所述至少一种反应材料中的放热反应引起所述至少一个存储单元的存储状态的改变。另一种具有篡改检测和响应装置的集成电路包括衬底、所述衬底上的至少一个门以及位于所述至少一个门的第一阱和第二阱之间的反应材料。所述反应材料中的反应引起所述门中的短路。
-
公开(公告)号：CN101483185B
公开(公告)日：2010-08-25
申请号：CN200910002016.5
申请日：2009-01-08
Applicant: 国际商业机器公司
IPC: H01L27/24
CPC classification number: H01L45/148 , H01L27/0623 , H01L27/2445 , H01L27/2463 , H01L45/06 , H01L45/1233 , H01L45/144
Abstract: 公开了一种结合整个存储器单元形成的具有双极结型晶体管(BJT)存取器件的阻性非易失性存储器单元。该存储器单元包括用作集电极的衬底，用作基极的半导体基础层，和用作发射极的半导体发射极层。另外，金属插塞和相变存储器元件形成在BJT存取器件的上方，而发射极、金属插塞和相变存储器单元被包含在绝缘区内。在本发明的一个实施例中，形成间隔物层且发射极层被包含在保护性间隔物层内。该间隔物层被包含在所述绝缘区内。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.026 seconds)
