公开(公告)号：CN110660783A

公开(公告)日：2020-01-07

申请号：CN201811509903.7

申请日：2018-12-11

申请人： 台湾积体电路制造股份有限公司

发明人： 余振华 ,  叶松峯 ,  陈明发 ,  陈宪伟 ,  刘惠雯 ,  袁景滨

IPC分类号： H01L25/075 ,  H01L23/31 ,  H01L23/488

摘要： 在实施例中，一种方法包括：堆叠多个第一管芯以形成器件堆叠件；暴露器件堆叠件的最顶部管芯的测试焊盘；使用最顶部管芯的测试焊盘测试器件堆叠件；以及在测试器件堆叠件之后，在最顶部管芯中形成接合焊盘，其中，接合焊盘与测试焊盘不同。本发明的实施例还涉及半导体器件封装件和方法。

公开(公告)号：CN110137151A

公开(公告)日：2019-08-16

申请号：CN201811318517.X

申请日：2018-11-07

申请人： 台湾积体电路制造股份有限公司

发明人： 余振华 ,  叶松峯 ,  陈明发 ,  陈宪伟 ,  刘醇鸿

IPC分类号： H01L23/498 ,  H01L23/31 ,  H01L23/528 ,  H01L21/56 ,  H01L25/07

摘要： 提出了半导体器件和制造方法，其中，将第一半导体器件和第二半导体器件接合至第一晶圆，并且然后分割以形成第一封装件和第二封装件。然后密封第一封装件和第二封装件以及中介层通孔，并且在密封剂上方形成再分布结构。将不同封装件接合至中介层通孔。

公开(公告)号：CN107564893A

公开(公告)日：2018-01-09

申请号：CN201710342283.1

申请日：2017-05-16

申请人： 台湾积体电路制造股份有限公司

发明人： 余振华 ,  叶松峯 ,  陈明发

IPC分类号： H01L25/065 ,  H01L25/18 ,  H01L21/98

摘要： 本发明实施例涉及一种半导体结构及其制造方法。其中，半导体结构包含衬底，所述衬底包含第一面、第二面，相对于所述第一面、以及凹槽，从所述第一面向所述第二面延伸；第一裸片，至少部分设置在所述凹槽内，且包含第一裸片衬底及第一结合件，所述第一结合件设置在所述第一裸片衬底上方；第二裸片，设置在所述第一裸片上方，且包含第二裸片衬底及第二结合件，所述第二结合件设置在所述第一裸片衬底与所述第二裸片衬底之间；重布线层RDL，设置在所述第二裸片上方；以及导电凸块，设置在所述RDL上方，其中所述第一结合件相对于所述第二结合件设置且与所述第二结合件结合。

公开(公告)号：CN113517203B

公开(公告)日：2024-06-07

申请号：CN202110307375.2

申请日：2021-03-23

申请人： 台湾积体电路制造股份有限公司

发明人： 陈明发 ,  陈诚风 ,  叶松峯 ,  郑筌安

IPC分类号： H01L21/50 ,  H01L21/56

摘要： 在方法中，将晶圆接合至第一载体。该晶圆包括半导体衬底和延伸到该半导体衬底中的多个第一通孔。该方法还包括：在晶圆上方接合多个芯片，其中，间隙位于多个芯片之间；执行间隙填充工艺以在间隙中形成间隙填充区域；将第二载体接合至多个芯片和间隙填充区域上，使第一载体与晶圆剥离；以及形成电连接至晶圆中的导电部件的电连接件。电连接件通过多个第一通孔电连接至多个芯片。本申请的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN116344509A

公开(公告)日：2023-06-27

申请号：CN202210861195.3

申请日：2022-07-20

申请人： 台湾积体电路制造股份有限公司

发明人： 胡致嘉 ,  叶松峯 ,  陈明发

IPC分类号： H01L23/544 ,  H01L21/60

摘要： 一种形成封装件的方法包括将第一多个有源管芯接合到晶圆中的第二多个有源管芯。第二多个有源管芯在晶圆的内部区域中。第一多个伪管芯接合到晶圆中的第二多个伪管芯。第二多个伪管芯在晶圆的外围区域中，并且外围区域包围内部区域。根据本申请的其他实施例，还提供了其他形成封装件的方法。

公开(公告)号：CN115692376A

公开(公告)日：2023-02-03

申请号：CN202210938467.5

申请日：2022-08-05

申请人： 台湾积体电路制造股份有限公司

发明人： 陈明发 ,  萧闵谦 ,  胡致嘉 ,  普翰屏 ,  黄靖祐 ,  林振昇 ,  叶松峯 ,  史朝文

IPC分类号： H01L23/535 ,  H01L23/31 ,  H01L25/16 ,  H01L25/18 ,  H01L21/50

摘要： 实施例利用桥接管芯，桥接管芯直接接合至两个或多个器件管芯并且桥接两个或多个器件管芯。每个器件管芯可以具有堆叠在其上的附加器件管芯。在一些实施例中，桥接管芯可以桥接设置在桥接管芯下方和上方的器件管芯。在一些实施例中，几个桥接管芯可以用于将器件管芯桥接至其他邻近的器件管芯。本发明的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN110660783B

公开(公告)日：2021-11-09

申请号：CN201811509903.7

申请日：2018-12-11

申请人： 台湾积体电路制造股份有限公司

发明人： 余振华 ,  叶松峯 ,  陈明发 ,  陈宪伟 ,  刘惠雯 ,  袁景滨

IPC分类号： H01L25/075 ,  H01L23/31 ,  H01L23/488

摘要： 在实施例中，一种方法包括：堆叠多个第一管芯以形成器件堆叠件；暴露器件堆叠件的最顶部管芯的测试焊盘；使用最顶部管芯的测试焊盘测试器件堆叠件；以及在测试器件堆叠件之后，在最顶部管芯中形成接合焊盘，其中，接合焊盘与测试焊盘不同。本发明的实施例还涉及半导体器件封装件和方法。

公开(公告)号：CN113517269A

公开(公告)日：2021-10-19

申请号：CN202110584549.X

申请日：2021-05-27

申请人： 台湾积体电路制造股份有限公司

发明人： 陈明发 ,  叶松峯 ,  刘醇鸿 ,  史朝文

IPC分类号： H01L25/16 ,  H01L23/00 ,  H01L23/31 ,  H01L23/367 ,  H01L21/50 ,  H01L21/56

摘要： 一种封装结构包括第一管芯、管芯堆叠结构、支撑结构以及绝缘结构。所述管芯堆叠结构接合到所述第一管芯。所述支撑结构设置在所述管芯堆叠结构上。所述支撑结构的宽度大于所述管芯堆叠结构的宽度并且小于所述第一管芯的宽度。所述绝缘结构至少在侧向上包裹在所述管芯堆叠结构及所述支撑结构周围。

公开(公告)号：CN112420646A

公开(公告)日：2021-02-26

申请号：CN201911126604.X

申请日：2019-11-18

申请人： 台湾积体电路制造股份有限公司

发明人： 陈明发 ,  陈宪伟 ,  叶松峯

IPC分类号： H01L23/485 ,  H01L23/48 ,  H01L21/56 ,  H01L21/60

摘要： 封装包括第一管芯、第二管芯、包封体、以及绝缘层穿孔。第一管芯具有第一接合结构。第一接合结构包括第一介电层及嵌置在第一介电层中的第一连接件。第二管芯具有第二接合结构。第二接合结构包括第二介电层及嵌置在第二介电层中的第二连接件。第一介电层与第二介电层混合接合。第一连接件与第二连接件混合接合。包封体侧向包封第二管芯。绝缘层穿孔穿透包封体且与第一接合结构连接。

公开(公告)号：CN112242344A

公开(公告)日：2021-01-19

申请号：CN201910932389.6

申请日：2019-09-29

申请人： 台湾积体电路制造股份有限公司

发明人： 陈宪伟 ,  陈明发 ,  叶松峯

IPC分类号： H01L21/762 ,  H01L25/065

摘要： 本发明实施例公开三维集成电路结构及形成所述三维集成电路结构的方法。所述三维集成电路结构中的一者包括第一管芯、多个第二管芯以及介电结构。所述第二管芯结合到所述第一管芯。所述介电结构设置在所述第二管芯之间。所述介电结构包括第一介电层及第二介电层。所述第一介电层具有侧壁及底部，所述侧壁的第一表面与所述底部的第一表面接触所述第二介电层且形成第一角度。所述侧壁的第二表面与所述底部的第二表面形成比所述第一角度小的第二角度。