-
公开(公告)号：CN119545850A
公开(公告)日：2025-02-28
申请号：CN202411642011.X
申请日：2024-11-18
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种变宽度负电容层双栅鳍式场效应晶体管及其制备方法，包括半导体衬底、埋氧层、鳍式有源区、栅氧化层、变宽度负电容层、隔离氧化层、金属栅和侧墙；鳍式有源区包括沿长度方向依次布设的源区、沟道区和漏区；变宽度负电容层对称布设在栅氧化层外侧，且其两端宽度不等。本发明在栅氧化层两侧覆盖一层宽度沿沟道变化的负电容层，利用变宽度负电容层变化的电压放大效应和栅漏耦合效应，将栅极电压可变地放大后施加到栅氧化层两侧，以提高鳍式场效应晶体管地沟道控制能力，降低晶体管地亚阈值摆幅，提高晶体管饱和区电流并减弱负电容场效应晶体管中常见的负微分电阻现象，从而降低晶体管功耗，提升晶体管性能以及在逻辑电路中的表现。
-
公开(公告)号：CN115132848B
公开(公告)日：2024-06-14
申请号：CN202210672734.9
申请日：2022-06-15
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/786 , H01L21/336
Abstract: 本申请提供了一种高功率密度IGZO薄膜晶体管及其制造方法，包括如下步骤：在基板上形成支撑层，在支撑上形成栅电极层，在栅电极层上形成栅绝缘层，在栅绝缘层上形成低阻有源层，在低阻有源层上形成IGZO有源层，在IGZO有源层上形成源区电极层、漏区电极层，其中源区电极层位于IGZO有源层上方一侧，与栅电极层在水平方向上存在交叠，漏区电极层位于IGZO有源层上方的另一侧，与栅电极在水平方向上存在非交叠区域，形成漏极偏移区，并分别在低阻有源层和IGZO有源层中形成低阻漂移区和IGZO漂移区，钝化层覆盖于IGZO有源层、源区电极层和漏区电极层上方；与现有技术相比，本申请有效降低漂移区电阻，优化电流密度，取得了对IGZO薄膜晶体管功率密度的显著提升。
-
公开(公告)号：CN117614432B
公开(公告)日：2024-05-28
申请号：CN202311428545.8
申请日：2023-10-30
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H03K17/687 , H01L21/336 , H01L29/78
Abstract: 本发明提出了一种提升体硅LDMOS性能的动态背栅控制系统及体硅LDMOS的制造方法，该系统包括体硅LDMOS，包括栅极金属及背栅金属；动态背栅控制电路，其包括依次电连接的波形产生器、三电平逆变器、负电压转换器及电平转换器；负电压转换器包括负电压输出端和零电压输出端；负电压输出端连接电平转换器的第一输入端，零电压输出端连接电平转换器的第二输入端并接地；电平转换器的第一输出端连接栅极金属，其第二输出端连接背栅金属。本发明具有独立的背栅电极，通过在衍生的背栅电极上施加偏置，诱导界面电荷，调制外延层的电场分布，增加体内漏电端的电场，使其提高击穿电压，又因其漂移区采用重掺杂而具有低的比导通电阻，改进了两者之间的折中关系。
-
公开(公告)号：CN118012220A
公开(公告)日：2024-05-10
申请号：CN202410411938.6
申请日：2024-04-08
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G05F3/26
Abstract: 本发明涉及一种基于威尔逊电流镜的SiC MOSFET有源栅极驱动电路，基于电流提供电路（1）提供驱动电流，由第一镜像电流源控制开关电路（4）、第二镜像电流源控制开关电路（5）分别检测待测试SiC MOSFET U1的源极的电压，并控制相应第一旁路电流产生电路（2）、第二旁路电流产生电路（3）分别工作，进而对待测试SiC MOSFET U1实现驱动；设计方案在开通和关断过程中设计切入栅极驱动电路的旁路威尔逊电流镜，用于加快开关过程中的栅源电压（#imgabs0#）变化速度，从而在不影响漏源电压（#imgabs1#）、漏极电流（#imgabs2#）过冲的情况下加快开关速度，从而达到减小开关损耗的目的。
-
公开(公告)号：CN117766566A
公开(公告)日：2024-03-26
申请号：CN202410054910.1
申请日：2024-01-15
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/06 , H01L29/08 , H01L29/10 , H01L29/16 , H01L29/417 , H01L29/423 , H01L29/51 , H01L29/78 , H01L21/336
Abstract: 本发明公开了集成高K介质三沟槽型碳化硅纵向功率器件及制备方法，包括半导体漏区、半导体漂移区、以及由高K介质深槽区、栅极沟槽区和源极沟槽区形成的三沟槽结构；栅极沟槽区位于高K介质深槽区内部；源极沟槽区包含P型屏蔽区和P型重掺杂块；高K介质深槽区和源极沟槽区之间区域从上至下包含半导体源区、P型阱区和电流扩散层。本发明在开态时，高K介质深槽区能提高栅极氧化物电容，降低阈值电压，并且能提高漂移区掺杂浓度，从而使比导通电阻降低；电流扩散层减轻漂移区JFET效应；在关态时，高K介质深槽区调制漂移区电场，提高击穿电压；源极沟槽区平衡漂移区顶部电场分布，使栅极沟槽拐角处不易击穿，提高栅氧稳定性。
-
Patent Agency Ranking
公开(公告)号：CN115966596B
公开(公告)日：2023-06-16
申请号：CN202310234418.8
申请日：2023-03-13
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/06 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本发明公开一种分离槽横向双扩散功率器件及其制造方法，属于基本电气元件的技术领域。该器件包括从下至上依次叠设的半导体衬底和有源区；有源区包括半导体漏区、半导体漂移区和半导体阱区，半导体阱区包含半导体源区和半导体体接触区；在半导体漂移区及栅极区域有源区刻蚀出分离槽及栅极凹槽，分离槽和栅极凹槽底部及四周填充高介电常数介质材料，随后使用二氧化硅将分离槽填满，分离槽及栅极凹槽的刻蚀、淀积均可同时进行；分离槽结构的漂移区纵向拓展电流传导区域并增加高介电常数介质调制面积，有效提高漂移区掺杂浓度；使用高介电常数介质材料制备的槽型栅MIS电容增大，电子积累层密度增大，在保证耐压不变的情况下降低器件导通电阻。
-
公开(公告)号：CN115799260A
公开(公告)日：2023-03-14
申请号：CN202310046535.1
申请日：2023-01-31
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开一种负电容围栅纳米片晶体管结构CMOS反相器及其制造方法，属于基本电气元件的技术领域。负电容围栅纳米片结构CMOS反相器包括一个P型负电容围栅纳米片晶体管和一个N型负电容围栅纳米片晶体管。每个负电容围栅纳米片晶体管包括：衬底、有源区和环绕式栅极；有源区包括源漏和多层纳米片结构，纳米片由侧墙和内侧墙共同支撑。环绕式栅极由依次包围覆盖在纳米片外围的氧化层、铁电材料层和金属栅组成，从而产生负电容效应，该铁电材料层具有电压放大功能，可降低器件的亚阈值摆幅到60mV/decade以下。有效改善CMOS反相器的电压转移特性，进一步微缩CMOS反相器特征尺寸，提高器件集成度。
-
公开(公告)号：CN115099126A
公开(公告)日：2022-09-23
申请号：CN202210569523.2
申请日：2022-05-24
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种基于机器学习的半导体器件性能相关特征结构参数自动筛选方法，包括：获取器件性能数据集，训练并建立性能预测的机器学习回归模型A，获得器件性能指标；基于特征选择算法，根据器件结构参数在模型中所占权重得到每个器件结构参数重要程度指数；用学习曲线找出该指数最佳阈值，剔除小于最佳阈值的所有器件结构参数，将筛选后的训练特征结构参数子集进行训练，获取器件性能预测回归模型B；将筛选后的测试特征结构参数子集输入训练好的B，获得器件性能指标；将B获得的器件性能指标与A的进行比较，若性能更好，则获取B对应的特征结构参数集；否则重新设计阈值的优化。本发明方法省时高效，精度高，设计成本低。
-
公开(公告)号：CN115062549A
公开(公告)日：2022-09-16
申请号：CN202210825760.0
申请日：2022-07-14
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明是一种基于样本数据的半导体器件仿真结果置信度分析方法，包括如下步骤：步骤1：根据实际样本空间数据来源，分别设置所述实际样本空间数据的置信度权重；步骤2：根据待仿真的器件结构参数，设置邻域半径；步骤3：根据相似性函数将邻域半径内空间点的结构参数与仿真样本结构参数代入所述相似性函数，计算得到邻域半径内空间点的结构参数与仿真样本结构参数之间的相似性；步骤4：根据相似性计算结果，计算获取邻域样本空间相对于仿真样本的置信度。本发明将样本数据的置信度引入置信度公式，有效提高了置信度评估的精度，通过控制邻域的数值，不仅可考虑小范围邻域空间，也可考虑整体数据区间，能有效指导设计进程。
-
公开(公告)号：CN114864519A
公开(公告)日：2022-08-05
申请号：CN202210344452.6
申请日：2022-03-31
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L23/373 , H01L29/778 , H01L21/78 , H01L21/50 , H01L21/335
Abstract: 本发明公开了一种硅基GaN HEMT散热增强封装结构及其制备方法，属于信息材料与器件领域，该结构是以基板（1）为载体，通过芯片粘接方式与高导热层（2）相连接，所述高导热层（2）上方与GaN HEMT相连接，所述GaN HEMT从下往上依次包括GaN缓冲层（3）、GaN沟道层（4）、AlGaN势垒层（5）、介质钝化层（9）以及金属电极。本发明制备的该结构通过剥离硅基GaN HEMT的低热导率硅衬底，并通过高导热材料与基板连接，避免了硅基材料导致的热量集聚效应，提高了高功率密度GaN HEMT芯片的散热能力，并且与现有的先进封装结构和封装散热技术兼容，能显著提升封装芯片的电热性能和可靠性，具有较高的价值。
-
-
-
-
-
-
-
-
-
Search Results
66
records
(took 0.029 seconds)
