-
公开(公告)号：CN110676236A
公开(公告)日：2020-01-10
申请号：CN201910793434.4
申请日：2019-08-27
Applicant: 华东光电集成器件研究所
IPC: H01L23/367 , H01L23/373
Abstract: 本发明公开一种厚膜功率混合集成电路，包括上盖、外壳底座以及位于外壳底座内的陶瓷基板与功率芯片，陶瓷基板底面焊接于外壳底座的内底面；外壳底座内还设有呈梯形台状的铜热沉块，铜热沉块竖直嵌设于陶瓷基板与外壳底座的内底面；铜热沉块的上表面设有上田字形沟槽，上田字形沟槽一侧为芯片背电极引出端焊接区，铜热沉块的下表面设有下田字形沟槽；所述功率芯片焊接于铜热沉块的上表面；铜热沉块的下表面与外壳底座内表面之间焊接有氮化铝过渡片；设置铜热沉块作为散热媒介，对于大功率芯片可有效提升热容量和散热性能；将铜热沉块设置成梯形台状，以满足功率芯片辐射状散热要求，可有效提升热沉的散热能力。
-
公开(公告)号：CN103441120A
公开(公告)日：2013-12-11
申请号：CN201310369375.0
申请日：2013-08-22
Applicant: 华东光电集成器件研究所
IPC: H01L25/04
Abstract: 本发明一种叠装的集成电路，下外壳（1）基板（E）上设有一组穿过下外壳向外延伸的下引线柱（5），下引线柱（5）在基板（E）上面的连接部分（3）上套接可插装的连接套（12）；上外壳（6）的基板（E）上设有一组向内延伸的上引线柱（7），引线柱（7）插装入连接套（12）内，上外壳（6）与下外壳（1）紧密封接配合形成叠装的集成电路。本发明的优点在于：可将常规混合集成电路组装密度在现有基础上提高100%；进行叠装的电路可各自独立组装、测试，且装联方式简洁，可方便进行装联-分离-再装联操作，便于对部分电路和整体电路进行测试分析。同时，本发明直接采用现行成熟可靠的混合集成工艺，即可实现高密度叠层组装。此外，本发明采用的叠装方法还可实现高可靠气密性封装。
-
公开(公告)号：CN102522355A
公开(公告)日：2012-06-27
申请号：CN201110395785.3
申请日：2011-12-04
Applicant: 华东光电集成器件研究所
Abstract: 本发明涉及微电子产品中的衬底与金属外壳粘接的一种衬底组装装置，由扁平压板（1）、压板（2）、螺旋弹簧（3）、连接轴（4）构成金属弹簧夹，金属弹簧夹一侧夹头（2a）内侧面设有两个金属压脚（2b）。使用时将金属压脚（2b）伸入下方衬底（6）表面元件（7）的缝隙之间，将衬底（6）和金属外壳（5）的底座通过两侧压力稳固夹持在一起。本发明具有衬底组装操作简捷高效、高可靠、低成本、适用广泛的显著效果。
-
公开(公告)号：CN102519576A
公开(公告)日：2012-06-27
申请号：CN201110395784.9
申请日：2011-12-04
Applicant: 华东光电集成器件研究所
Abstract: 本发明涉及一种PIND预检测方法和装置，本方法通过电路衬底洁净处理→安装PIND预检测装置→PIND检测→检测不合格再次洁净处理→PIND复测全部合格后再进行平行封焊，使电路在未封装前就可对多余物进行检测并进行处理，避免电路在封装后检测到多余物而不得不报废或返工，提高了产品质量控制水平。本发明还提供一种PIND预检测装置，包括一个容器和压板，容器具有与封装外壳相适的型腔，所述的容器开口端面设有压板，压板与容器固定连接或者相分离。解决在PIND预检测过程中电路封装外壳固定的问题，实现对电路进行模拟封装，并对模拟封装型腔内的自由粒子进行预检测而达到报警的作用。
-
公开(公告)号：CN117444340A
公开(公告)日：2024-01-26
申请号：CN202311105905.0
申请日：2023-08-30
Applicant: 华东光电集成器件研究所
Abstract: 本发明提供一种共晶焊方法，它包括以下步骤：共晶焊工装的组装、将共晶焊工装放入共晶焊工艺腔室内，工艺腔室内抽真空、充氮气、真空共晶焊炉继续加热，并抽真空、真空共晶焊炉继续加热，停止抽真空，再次充氮气、真空共晶焊炉停止充氮气，开始降温、真空共晶焊炉程序运行结束后，打开工艺腔室舱盖，取出已完成共晶焊接的芯片。本发明提供的方法克服了现有技术焊料片表层氧化导致焊接面出现氧化渣滓的问题，缩短了共晶时间，具有可靠性高、成品率高以及成本低的特点。
-
Patent Agency Ranking
公开(公告)号：CN117219525A
公开(公告)日：2023-12-12
申请号：CN202311194095.0
申请日：2023-09-15
Applicant: 华东光电集成器件研究所
Abstract: 本发明公开一种多棱柱结构混合电路三维多面通用互连方法，以实现多棱柱侧面之间、侧面与顶面、侧面与底面引线柱的三维互连。包括，1、制作侧面用空白基板，使其侧棱面与正面形成设定夹角，以保证基板与底座粘接后，侧棱面能与其相邻上、左基板正面处于同一维度面;2、在上述侧棱面制作侧连PAD，包含将与相邻左侧面基板互连的键合PAD以及与顶面基板互连的键合PAD:3、底面引线柱外圆面制作平面PAD，与对应的电路侧面基板平行:4、完成各基板与底座、元件与基板组装:5、在完成各面内部常规键合互连后，再进行相邻侧面之间、侧面与顶面之间、侧面与引线柱之间二维面键合互连，即通过渡PAD媒介，实现三维各面之间的电学互连，不形成三维键合线弧。
-
公开(公告)号：CN104959279B
公开(公告)日：2017-06-06
申请号：CN201510380413.1
申请日：2015-07-02
Applicant: 华东光电集成器件研究所
Abstract: 本发明公开一种搅拌式气压点胶阀，包括阀体，阀体顶部设有端盖、底部设有点胶针，端盖上设有与阀体连通的进气管，所述阀体外壁设有与阀体连通的出气管；所述端盖底部设有竖直伸入阀体的吊杆，吊杆底端设有风车，风车的风叶能够在阀体内水平旋转，风车的转轴底端设有竖直的旋转杆，旋转杆上沿轴向设有一组交错分布的搅拌杆，搅拌杆相对于旋转杆以倾斜方式设置；所述点胶阀还包括与出气管形成配合的堵头；搅拌时，拿出堵头，使从进气管进入阀体的压缩气从出气管排出，从而形成气流，使风车旋转，进而使旋转杆带动搅拌杆旋转，对阀体内的胶剂起到搅拌作用，本发明结构简单，无需拆卸点胶阀就可根据需要实现对胶剂的搅拌，搅拌均匀，提高了工作效率。
-
公开(公告)号：CN106180954A
公开(公告)日：2016-12-07
申请号：CN201610639280.X
申请日：2016-08-08
Applicant: 华东光电集成器件研究所
IPC: B23K3/08 , B23K1/008 , H01L21/603
CPC classification number: B23K3/087 , B23K1/008 , B23K2101/40 , H01L24/01 , H01L2021/60007
Abstract: 本发明公开一种多芯片共晶焊施压装置，包括石墨夹具、不锈钢定位夹片与压力板，不锈钢定位夹片上设有一组与待焊芯片相适应的焊槽，压力板的底面设有一组压力块，各个压力块与所述焊槽形成对应配合，每个压力块的高度分别与各自对应配合的待焊芯片高度相适应，也即令每一组相配合的压力块与待焊芯片高度之和均相同，从而保证压力板保持在水平位置，使得每个压力块均能够与各自配合的待焊芯片完全接触；另外，由于每一组相配合的压力块与待焊芯片高度之和均相同，从而保证在施压时，所有的待焊芯片均同时受力，也即通过不同高度的压力块对芯片的不同高度进行补偿，实现共压，保证共晶焊的效果。
-
公开(公告)号：CN119252745A
公开(公告)日：2025-01-03
申请号：CN202411310907.8
申请日：2024-09-20
Applicant: 华东光电集成器件研究所
Abstract: 本发明涉及一种消除真空回流焊芯片翻转的方法，属于厚膜混合电路组封装焊接技术领域。本发明主要通过调整抽真空阀的抽真空速率，并在回流阶段按照阶梯式抽真空，即采用小抽阀抽真空3～10s、加热3～5s并重复进行2～4次的工艺步骤，在降低抽真空速率的同时，通过阶梯式降低连续抽真空的时间减小芯片上下的幅度，消除“芯片翻转”。整体上来说操作简便，具有可靠性高、成品率高及成本低的特点，通过上述方法与步骤所共晶焊接的芯片组件，其焊接成品率100%、焊接空洞率达到5%以内，芯片翻转率从10%左右降低到0.01%以下。
-
公开(公告)号：CN117747445A
公开(公告)日：2024-03-22
申请号：CN202311569383.X
申请日：2023-11-23
Applicant: 华东光电集成器件研究所
IPC: H01L21/50 , H01L21/60 , H01L23/38 , H01L23/373 , H01L23/64 , H01L23/00 , H01L23/498 , H01L23/02
Abstract: 本发明提供一种高温功率模块的组装方法及其结构，它包括在壳体内依次设有散热板、氮化铝多层布线基板、半导体制冷PN结堆、成膜基板，在基板上设有元器件和功率芯片、功率电阻，在半导体制冷PN结堆外侧的壳体上设有一组引脚，元器件和功率芯片以及半导体制冷PN结堆、氮化铝多层布线基板与引脚形成电学互连。本发明通过引入半导体制冷PN结堆主动制冷散热以及其他热控措施，可显著增加功率基板、功率芯片和功率电阻的散热能力和降温效果，在整体提升组封装结构热容量和散热性能的同时，也提升了模块的集成度、保证了模块气密性封装和功率衬底组装的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.03 seconds)
