-
公开(公告)号：CN112054033A
公开(公告)日：2020-12-08
申请号：CN202010967814.8
申请日：2020-09-15
Applicant: 中国科学院微电子研究所
IPC: H01L27/146 , H01L27/24
Abstract: 本发明提供的一种存储器件，包括：第一器件结构和第二器件结构，第一器件结构包括依次层叠的第一底电极、第一掺杂材料层、第二掺杂材料层和第一顶电极，第二器件结构包括依次层叠的第二底电极、隧道结和第二顶电极，第一底电极与第二底电极连接，第一顶电极和第二顶电极连接。这样，第一器件结构感光后产生光电流信号，光电流流入第二器件结构中，第二器件结构中预先存储有图像识别模型的训练结果，从而能够进行图像的识别。由于第一器件结构为自驱动功能的PN结器件，无需额外的电流，能耗低，局限性较小，且第一器件结构的光吸收范围较宽、响应速度较快，进一步提高了存储器件的适用范围。
-
公开(公告)号：CN109698267A
公开(公告)日：2019-04-30
申请号：CN201811604836.7
申请日：2018-12-26
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供一种自旋轨道矩磁阻式随机存储器及其制造方法，自旋轨道耦合层上设置有磁阻隧道结，在磁阻隧道结中存在有缺陷，该缺陷由的离子注入工艺产生，且注入方向的投影与自旋轨道耦合层中电流方向不平行。这样，由于磁阻隧道结自身存在遮挡，离子注入后磁阻隧道结一侧缺陷会多于另一侧的缺陷，从而在垂直于电流源方向上形成不对称的磁阻隧道结，当自旋轨道耦合层中通入电流时，实现磁性层磁矩的定向翻转。
-
公开(公告)号：CN119835973A
公开(公告)日：2025-04-15
申请号：CN202411799036.0
申请日：2024-12-06
Applicant: 北京知识产权运营管理有限公司 , 中国科学院微电子研究所
Abstract: 本发明公开了一种环栅晶体管及其制造方法，涉及半导体技术领域，用于增强环栅晶体管的栅控能力，降低漏电风险，提高环栅晶体管的工作性能。所述环栅晶体管包括：半导体基底、有源结构和栅堆叠结构。有源结构设置在半导体基底上。有源结构包括源区、漏区、以及位于源区和漏区之间的沟道区。沟道区包括至少一层纳米结构。每层纳米结构包括沿半导体基底的厚度方向间隔设置的至少两层半导体部、以及设置在相邻两层半导体部之间的介质部。栅堆叠结构环绕在每层纳米结构的外周。所述环栅晶体管的制造方法用于制造上述环栅晶体管。
-
公开(公告)号：CN119136561A
公开(公告)日：2024-12-13
申请号：CN202411190097.7
申请日：2024-08-28
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种SOT‑MRAM结构、全电控写入器件及制备方法，属于半导体器件技术领域，解决了现有具有PMA的MRAM需要外部磁场来实现确定性的SOT磁场翻转，导致能耗高，并且不能高密度集成的问题。SOT‑MRAM结构包括磁性隧道结，所述磁性隧道结的内部设有用于为磁性隧道结提供水平磁场的磁性层，所述磁性隧道结包括自下而上依次设置的底电极层、自由层、隧穿层、参考层、中间层、第一钉扎层、保护层、磁性层和硬掩膜层。
-
公开(公告)号：CN118073428A
公开(公告)日：2024-05-24
申请号：CN202410324095.6
申请日：2024-03-20
Applicant: 中国科学院微电子研究所
IPC: H01L29/872 , H01L29/06 , H01L21/329
Abstract: 本发明公开一种JBS二极管器件的结构及其制造方法，涉及半导体材料领域，以提高JBS二极管器件的正向特性。所述JBS二极管器件由下至上依次包括：欧姆金属层、碳化硅重掺杂衬底、碳化硅轻掺杂外延层、P型导电区域以及肖特基金属层；所述碳化硅轻掺杂外延层上刻蚀有呈阶梯状的沟槽，所述沟槽至少包括两级阶梯，且所述呈阶梯状的沟槽的横截面宽度由下至上逐级增大；所述呈阶梯状的沟槽底部的至少一级阶梯中覆盖有通过离子注入的方式生成的所述P型导电区域；进行所述离子注入的阶梯数量小于所述沟槽的总阶梯数量；所述P型导电区域上方覆盖所述肖特基金属层；所述肖特基金属层与所述呈阶梯状的沟槽的内侧壁相接触。
-
Patent Agency Ranking
公开(公告)号：CN113224232B
公开(公告)日：2024-02-02
申请号：CN202110454799.1
申请日：2021-04-26
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种基于底电极垂直向电压控制的SOT‑MRAM及制造、写入方法，属于半导体器件及其制造技术领域，解决了现有技术中SOT‑MRAM难以实现便于集成和产业化的磁矩定向翻转的问题。SOT‑MRAM包括铁电薄膜层，设置有两个金属电极，通过两个金属电极向铁电薄膜层施加第一电压；底电极，位于铁电薄膜层之上并设置于铁电薄膜层中部，呈长条形，在底电极两端施加第二电压；隧道结，位于底电极之上并设置于底电极中部，包括由下至上依次层叠的自由层、隧穿层和参考层；其中，两个金属电极相对设置在铁电薄膜层相对的两个边缘上，并位于所在边缘中线的一侧，且两个边缘位于底电极长边方
-
公开(公告)号：CN116669526A
公开(公告)日：2023-08-29
申请号：CN202310449702.7
申请日：2023-04-24
Applicant: 中国科学院微电子研究所
Abstract: 本申请属于存储器件技术领域，具体涉及一种MRAM存储单元及其写入方法、读取方法和制备方法。本申请中的存储单元包括依次堆叠设置的衬底、第一电极、铁电层、磁性隧道结、钉扎层及第二电极；磁性隧道结包括自由层、隧穿层及被钉扎层，自由层为反铁磁结构层，反铁磁结构层具备垂直的磁各向异性；该存储单元还包含电压调控装置，该电压调控装置用于改变自由层的磁化状态。本申请利用电场作用下自由层的磁化状态转变，实现MRAM存储单元的写入，既降低了器件功耗，又降低了大电流密度带来的器件烧毁损坏的问题，改善了存储器件的使用寿命。
-
公开(公告)号：CN112563411B
公开(公告)日：2023-08-08
申请号：CN202011301738.3
申请日：2020-11-19
Applicant: 中国科学院微电子研究所
Abstract: 本申请提供一种磁性隧道结及其制造方法、存储单元，磁性隧道结可以包括纵向依次层叠的第一电极层、固定磁性层、隧穿绝缘层、自由磁性层、第二电极层，第一固定磁性层可以具有固定的磁化方向，第二电极层可以通过第一方向的横向电流，自由磁性层表面在第二方向上具有最大尺寸，第一方向和第二方向不垂直，则自由磁性层的最大尺寸在第一方向上有投影，从而在垂直第一方向上有退磁场，从结构上实现了自由磁性层的磁矩定向翻转，无需外设磁场，因此能够提高器件集成度。
-
公开(公告)号：CN110061127B
公开(公告)日：2023-08-08
申请号：CN201910419482.7
申请日：2019-05-20
Applicant: 中国科学院微电子研究所
Abstract: 本申请公开一种磁隧道结的形成方法，包括提供衬底，所述衬底形成有底电极；在所述底电极上形成磁隧道结，所述磁隧道结包括由下至上依次层叠的垂直钉扎层、第一磁性层、隧穿层、第二磁性层和反铁磁层，所述第一磁性层和所述第二磁性层具有垂直各向异性，所述反铁磁层在与所述第二磁性层的交界处形成有界面偏置场，在界面偏置场和自旋霍尔效应的作用下完成磁矩翻转，实现数据写入。该写入操作依靠脉冲电压，通过隧道结的电流极小，因此功耗极低，也不会对隧道结的势垒层产生损伤，并且，脉冲时间与所施加的脉冲电压强度有关，无需精确控制脉冲时间即可实现磁矩定向翻转，减小了时钟电路的压力，增加了可靠性。本申请还公开了一种磁阻式随机存储器。
-
公开(公告)号：CN116456807A
公开(公告)日：2023-07-18
申请号：CN202310450021.2
申请日：2023-04-24
Applicant: 中国科学院微电子研究所
Abstract: 本申请属于存储器件技术领域，具体涉及一种SOT‑MRAM存储单元及其制备方法。本申请中的存储单元包含衬底，设于衬底表面的重金属层，在重金属层上形成的磁性隧道结，以及位于磁性隧道结上方的硬掩膜，该磁性隧道结包含层叠的自由层、势垒层、参考层及钉扎参考层，其中，参考层、钉扎参考层及硬掩膜构成柱体，在柱体外周还形成有保护层。该存储单元具备大面积的不被硬掩膜遮盖的自由层，方便注入掺杂离子，在不需要额外增加电路复杂度及不易造成器件短路前提下，能够有效驱动自由层的磁化翻转。
-
-
-
-
-
-
-
-
-
Search Results
66
records
(took 0.049 seconds)
