一种用于神经刺激器的改进型指数波形电流产生电路

    公开(公告)号:CN114185385B

    公开(公告)日:2023-06-30

    申请号:CN202111309601.7

    申请日:2021-11-06

    Abstract: 本发明公开了一种用于神经刺激器的改进型指数波形电流产生电路,基于CMOS工艺,将多个MOS晶体管进行设计组合,通过开关的逻辑控制,构建了泰勒级数逼近的指数电流输出。根据不同基准电流的初始值设置,扩大了指数电流的输出范围,且受到恒流源的充放电控制,使得晶体管的栅极电压发生变化,因此该电流具有随时间连续衰减的特点。此外,将该指数电流结构与电流型数模转换器结构相结合,使得指数电流输出范围扩展数倍,可以更好的应用于神经刺激器领域。这种指数电流输出的模数转换器电路结构简单,面积小,生成的指数电流是连续的,且输出范围大,控制端少,利于操作。

    一种噪声整形模数转换器电路
    22.
    发明公开

    公开(公告)号:CN115483932A

    公开(公告)日:2022-12-16

    申请号:CN202211067563.3

    申请日:2022-09-01

    Abstract: 本发明公开了一种噪声整形模数转换器电路,包括:残差电压提取放大电路、残差电压积分电路、模拟数字转换单元三部分。残差电压提取放大电路通过残差电压积分电路与模拟数字转换单元连接,在整体结构中,残差电压提取放大电路连接CDAC顶板,残差电压积分电路将残差电压进行积分处理,并输出到模拟数字转换电路完成整体电路转换工作。本发明采用动态放大器和开关电容相结合的方式来实现噪声整形,具有静态功耗小,结构简单,PVT稳定性好,噪声整形能力强的优点。

    用于图像卷积处理的高速低功耗近似乘累加运算器

    公开(公告)号:CN115480729A

    公开(公告)日:2022-12-16

    申请号:CN202211161068.9

    申请日:2022-09-22

    Inventor: 陈志杰 李青林

    Abstract: 本发明公开了用于图像卷积处理的高速低功耗近似乘累加运算器,处理8bit有符号数×8bit无符号数。乘累加运算器由乘法器与加法器构成,分为部分积产生,部分积压缩,进位加法,累加四个阶段。本发明在部分积产生阶段使用了近似基‑8布斯算法,在进位加法和累加阶段使用近似4进位加法器。±3倍的被乘数被近似为±2,±4倍的被乘数,由于移位运算的延时,功耗较小,通过该近似能减小电路的复杂度,提高速度,降低功耗。对于nbit的加法运算,需要进行n‑1bit的进位;将16bit的加法运算使用4bit的进位,减小延时,加快了计算速度。通过近似计算提高了乘法累加器的速度,降低了功耗,适用于要求高速、低功耗、且容忍一定误差图像卷积处理。

    一种基于时间域的高速模拟数字转换电路

    公开(公告)号:CN115102548A

    公开(公告)日:2022-09-23

    申请号:CN202210660241.3

    申请日:2022-06-13

    Abstract: 本发明公开了一种基于时间域的高速模拟数字转换电路,包括:采样保持电路、电压时间转换器、时间数字转换器、校准电路四部分。连续的差分模拟信号经采样保持电路输出为离散的电压信号;离散的电压信号经VTC以恒定电流下降并与固定参考电压比较后产生离散的时间信号;离散的时间信号经TDC输出为相同权重的温度码并经数字逻辑电路转换为二进制码,完成整体电路的转换工作。在整体电路转换过程中,辅助以校准电路对VTC的电容进行修正,实现PVT鲁棒性设计。本发明对模拟数字转换电路在电压域量化的基础上提出时间域量化方法,利用时间域高速、中低功耗的数据转换优势,结合校准技术实现PVT鲁棒性,最终达到高速、高性能的时间域ADC。

    一种固定斜率三角波信号发生与采样电路

    公开(公告)号:CN113179091A

    公开(公告)日:2021-07-27

    申请号:CN202110397187.3

    申请日:2021-04-13

    Abstract: 本发明是一种固定斜率三角波信号发生与采样电路,可用于任何采样电路,如过/欠采样锁相环电路、数模转换器电路。本电路产生的三角波可代替正弦信号用于采样电路,周期内固定的斜率保证了增益的一致性,确保了采样电压的线性,为后级电路的设计提供了便利。并且在锁相环电路中,线性电路相比非线性电路具有更好的噪声性能。本发明对普通的电流型三角波发生电路做了改进,提出了电压型三角波发生电路。相对于电流型,电压型将电流截止开关换成电压截止开关,消除了开关带来的电流过冲等非理想因素。对应的双开关采样电路将采样交流信号转换为采样直流信号,有效地减少了交流信号耦合带来的负面影响,保证后级电路的正确结果。

    基于APB总线的OWI通讯设备
    26.
    发明授权

    公开(公告)号:CN111026691B

    公开(公告)日:2021-05-25

    申请号:CN201911269809.3

    申请日:2019-12-11

    Abstract: 本发明公开了基于APB总线的OWI通讯设备,所述OWI装置包括APB总线接口模块和OWI通讯接口模块;本设计为实现基于APB总线上的单线通讯方法,通过APB总线模块对OWI模块进行控制,解决了APB总线上多线的通讯方式,将TX和RX合并在一根线上,从而实现了APB总线上单线通讯。本设计中在片选信号拉高后,APB接口模块通过控制模块控制OWI接口接收或发送数据,将TX与RX都通过一根线进行传输数据,实现一种单线的通讯方式。

    一种基于时间数字转换的低压差稳压电路

    公开(公告)号:CN109710016B

    公开(公告)日:2020-07-17

    申请号:CN201910174108.5

    申请日:2019-03-08

    Abstract: 本发明公开了一种基于时间数字转换的低压差稳压电路,该电路包括:时间数字转换单元、控制单元、晶体管阵列和负载;本发明对模拟电压的采样原理进行改进,使用时间数字转换单元代替传统数字低压差稳压器的减法器与模数转换器部分,最大程度上避免了模拟电路对系统性能产生的影响。同时加入PID调节单元,有利于提高响应速度。本发明采用时间数字转换单元和PID控制单元代替传统数字低压差稳压器的模数转换器和桶形移位寄存器,能够有效减少系统中模拟电路所占比例,缩小电路所占面积,加快系统响应速度,提升稳压器性能。

    基于APB总线的OWI通讯设备
    28.
    发明公开

    公开(公告)号:CN111026691A

    公开(公告)日:2020-04-17

    申请号:CN201911269809.3

    申请日:2019-12-11

    Abstract: 本发明公开了基于APB总线的OWI通讯设备,所述OWI装置包括APB总线接口模块和OWI通讯接口模块;本设计为实现基于APB总线上的单线通讯方法,通过APB总线模块对OWI模块进行控制,解决了APB总线上多线的通讯方式,将TX和RX合并在一根线上,从而实现了APB总线上单线通讯。本设计中在片选信号拉高后,APB接口模块通过控制模块控制OWI接口接收或发送数据,将TX与RX都通过一根线进行传输数据,实现一种单线的通讯方式。

    一种基于时间数字转换的低压差稳压电路

    公开(公告)号:CN109710016A

    公开(公告)日:2019-05-03

    申请号:CN201910174108.5

    申请日:2019-03-08

    Abstract: 本发明公开了一种基于时间数字转换的低压差稳压电路,该电路包括:时间数字转换单元、控制单元、晶体管阵列和负载;本发明对模拟电压的采样原理进行改进,使用时间数字转换单元代替传统数字低压差稳压器的减法器与模数转换器部分,最大程度上避免了模拟电路对系统性能产生的影响。同时加入PID调节单元,有利于提高响应速度。本发明采用时间数字转换单元和PID控制单元代替传统数字低压差稳压器的模数转换器和桶形移位寄存器,能够有效减少系统中模拟电路所占比例,缩小电路所占面积,加快系统响应速度,提升稳压器性能。

Patent Agency Ranking