公开(公告)号：CN119070817A

公开(公告)日：2024-12-03

申请号：CN202411115332.4

申请日：2024-08-14

Applicant: 北京工业大学

Inventor： 陈志杰 ,  杜馨雨 ,  万培元

IPC: H03M1/00 ,  H03M1/12 ,  H03M1/46

Abstract: 本发明公开了一种电容阵列减少的Nbits per circle高速低功耗SARADC，包括：采样开关，(N+1)组电容阵列和模拟数字转换单元。采样电路连接电容阵列的下极板，将输入信号采样到电容阵列的下极板上。电容阵列的另一端连接模拟数字转换单元。电容阵列的上极板电压VP、电压VM1～VMi和电压VN输入到模拟数字转换单元的电压比较器中，并进行并行比较。m位比较结果经过模拟数字转换单元中的逻辑电路得到N位数字码输出。通过逻辑电路的控制，电容阵列下极板的输入电压被精确调节，以改变电压VP、电压VM1～VMi和电压VN的值，为下一周期的电容上极板电压比较作好准备。本发明有效地平衡了转换速度和功耗之间的关系，从而在保持高速转换性能的同时，降低ADC整体功耗。

公开(公告)号：CN115102548A

公开(公告)日：2022-09-23

申请号：CN202210660241.3

申请日：2022-06-13

Applicant: 北京工业大学

Inventor： 陈志杰 ,  张晓羽 ,  万培元 ,  马永阔 ,  梁希同 ,  杜馨雨

IPC: H03M1/10 ,  G04F10/00 ,  H03M1/12 ,  H03M1/54

Abstract: 本发明公开了一种基于时间域的高速模拟数字转换电路，包括：采样保持电路、电压时间转换器、时间数字转换器、校准电路四部分。连续的差分模拟信号经采样保持电路输出为离散的电压信号；离散的电压信号经VTC以恒定电流下降并与固定参考电压比较后产生离散的时间信号；离散的时间信号经TDC输出为相同权重的温度码并经数字逻辑电路转换为二进制码，完成整体电路的转换工作。在整体电路转换过程中，辅助以校准电路对VTC的电容进行修正，实现PVT鲁棒性设计。本发明对模拟数字转换电路在电压域量化的基础上提出时间域量化方法，利用时间域高速、中低功耗的数据转换优势，结合校准技术实现PVT鲁棒性，最终达到高速、高性能的时间域ADC。