一种基于倍增型内插电路的时间信号处理电路

    公开(公告)号:CN116979967A

    公开(公告)日:2023-10-31

    申请号:CN202310903661.4

    申请日:2023-07-23

    Abstract: 本发明公开了一种基于倍增型内插电路的时间信号处理电路,包括时间信号处理电路、校准电路、数字逻辑电路三部分,实现时间输入信号‑数字输出信号的转换过程。由时间信号处理电路对输入的时间信号进行量化,得到一系列数字码输出;通过校准电路对时间信号处理电路进行反馈补偿;最后,由数字逻辑电路完成最终的数字输出。本发明基于倍增型内插电路的时间信号处理电路实现时间输入信号的量化,并输出为数字信号。时间信号处理电路采用流水线的运行体系,显著提高转换速度,缓解转换速度与分辨率的限制关系;得益于校准电路的辅助,提高时间域电路的转换精度;由数字逻辑电路将不同周期的数字码整合为同步数字输出,实现高性能时间信号处理电路。

    一种基于比较器的电压时间转换电路

    公开(公告)号:CN113300711B

    公开(公告)日:2022-09-23

    申请号:CN202110556940.9

    申请日:2021-05-21

    Abstract: 本发明公开了一种基于比较器的电压时间转换电路,包括采样电路、电压时间转换电路、时间数字转换电路三部分。在整体结构中,采样电路连接输入的差分信号,并传递到电压时间转换电路输入端,将电压余量转换为时间余量,并输出到时间数字转换电路完成整体电路转换工作。本发明将整体电路分为两部分,首先是第一部分对输入电压信号的采样,并将采样加过存储到电容中;其次是利用斜坡发生器与输入信号进行比较并将结果输出为方波信号。通过电压时间转换电路输出的开启和停止信号可通过异或门直接作为单独信号控制时间数字转换电路的工作状态。以此完成从电压输入信号到时间输出信号的转换。

    一种基于比较器的电压时间转换电路

    公开(公告)号:CN113300711A

    公开(公告)日:2021-08-24

    申请号:CN202110556940.9

    申请日:2021-05-21

    Abstract: 本发明公开了一种基于比较器的电压时间转换电路,包括采样电路、电压时间转换电路、时间数字转换电路三部分。在整体结构中,采样电路连接输入的差分信号,并传递到电压时间转换电路输入端,将电压余量转换为时间余量,并输出到时间数字转换电路完成整体电路转换工作。本发明将整体电路分为两部分,首先是第一部分对输入电压信号的采样,并将采样加过存储到电容中;其次是利用斜坡发生器与输入信号进行比较并将结果输出为方波信号。通过电压时间转换电路输出的开启和停止信号可通过异或门直接作为单独信号控制时间数字转换电路的工作状态。以此完成从电压输入信号到时间输出信号的转换。

    一种基于时间域的高速模拟数字转换电路

    公开(公告)号:CN115102548A

    公开(公告)日:2022-09-23

    申请号:CN202210660241.3

    申请日:2022-06-13

    Abstract: 本发明公开了一种基于时间域的高速模拟数字转换电路,包括:采样保持电路、电压时间转换器、时间数字转换器、校准电路四部分。连续的差分模拟信号经采样保持电路输出为离散的电压信号;离散的电压信号经VTC以恒定电流下降并与固定参考电压比较后产生离散的时间信号;离散的时间信号经TDC输出为相同权重的温度码并经数字逻辑电路转换为二进制码,完成整体电路的转换工作。在整体电路转换过程中,辅助以校准电路对VTC的电容进行修正,实现PVT鲁棒性设计。本发明对模拟数字转换电路在电压域量化的基础上提出时间域量化方法,利用时间域高速、中低功耗的数据转换优势,结合校准技术实现PVT鲁棒性,最终达到高速、高性能的时间域ADC。

    基于APB总线带有FIFO缓存功能的UART通讯接口

    公开(公告)号:CN115934614A

    公开(公告)日:2023-04-07

    申请号:CN202211263369.2

    申请日:2022-10-15

    Abstract: 本发明公开了基于APB总线带有FIFO缓存功能的UART通讯接口,包括APB从机,寄存器控制模块,FIFO以及UART总线接口控制器。APB从机的输出是包括FIFO读写信号以及数据流等信号,负责将APB总线上传来的数据写入FIFO以及从FIFO中读取数据传给处理器。寄存器控制模块负责锁存APB上的地址和控制配置波特率等信息。FIFO模块是异步FIFO,负责UART总线接口控制器与APB总线接口之间的数据同步缓存。UART总线接口控制器中包含滤波电路模块,移位寄存器模块。本发明通过AMBA总线灵活配置UART控制器,使其支持波特率修改,传输位数以及奇偶校验模式可配等功能。当在数据传输期间,FIFO可以对数据缓存,同时避免了UART设备长时间占用APB总线以及处理器的时间,提高了数据传输效率。

Patent Agency Ranking