-
公开(公告)号：CN113093851A
公开(公告)日：2021-07-09
申请号：CN202110365560.7
申请日：2021-04-06
Applicant: 北京工业大学
IPC: G05F1/56
Abstract: 本发明公开了一种基于模糊PI控制与时间数字转换的低压差稳压电路，该电路包括：电压时间转换单元、时间数字转换单元、模糊PI控制单元、晶体管阵列和负载；本发明对数字信号控制部分进行改进，最大限度地提升了调节速度，增加了抗干扰能力。本发明采用模糊PI控制单元代替传统数字低压差稳压器的移位寄存器单元，能够有效减少系统中模拟电路所占比例，缩小电路所占面积，加快系统响应速度，增强电路抗干扰能力，提升稳压器性能。
-
公开(公告)号：CN112491391B
公开(公告)日：2023-06-23
申请号：CN202011347606.4
申请日：2020-11-26
Applicant: 北京工业大学
IPC: H03H17/02
Abstract: 本发明公开了一种音频DAC的插值滤波器实现结构，采用级联形式的滤波器实现结构，使用多个滤波器级联实现更高的阶数，通过基于计数器的使能信号产生模块以及门控时钟产生模块的控制来降低各个滤波器的功耗。门控时钟采用同一个时钟源，更利于实现以及电路移植，降低了后端设计难度。单个滤波器通过采用半带滤波器和级联梳状积分滤波器的组合来降低系数数量，减少了运算量以及存储量，利用对称性降低了系数数量和存储量，使用CSD编码的方法对乘法运算进行优化，降低乘法需要的功耗以及面积。配合门控时钟以及使能控制信号对运算逻辑进行时分复用处理，每个滤波器只需要一组运算逻辑，通过时分复用的方式实现大量的运算，极大的减少了功耗及面积损耗。
-
公开(公告)号：CN113300711B
公开(公告)日：2022-09-23
申请号：CN202110556940.9
申请日：2021-05-21
Applicant: 北京工业大学
IPC: H03M1/50
Abstract: 本发明公开了一种基于比较器的电压时间转换电路，包括采样电路、电压时间转换电路、时间数字转换电路三部分。在整体结构中，采样电路连接输入的差分信号，并传递到电压时间转换电路输入端，将电压余量转换为时间余量，并输出到时间数字转换电路完成整体电路转换工作。本发明将整体电路分为两部分，首先是第一部分对输入电压信号的采样，并将采样加过存储到电容中；其次是利用斜坡发生器与输入信号进行比较并将结果输出为方波信号。通过电压时间转换电路输出的开启和停止信号可通过异或门直接作为单独信号控制时间数字转换电路的工作状态。以此完成从电压输入信号到时间输出信号的转换。
-
公开(公告)号：CN113300711A
公开(公告)日：2021-08-24
申请号：CN202110556940.9
申请日：2021-05-21
Applicant: 北京工业大学
IPC: H03M1/50
Abstract: 本发明公开了一种基于比较器的电压时间转换电路，包括采样电路、电压时间转换电路、时间数字转换电路三部分。在整体结构中，采样电路连接输入的差分信号，并传递到电压时间转换电路输入端，将电压余量转换为时间余量，并输出到时间数字转换电路完成整体电路转换工作。本发明将整体电路分为两部分，首先是第一部分对输入电压信号的采样，并将采样加过存储到电容中；其次是利用斜坡发生器与输入信号进行比较并将结果输出为方波信号。通过电压时间转换电路输出的开启和停止信号可通过异或门直接作为单独信号控制时间数字转换电路的工作状态。以此完成从电压输入信号到时间输出信号的转换。
-
公开(公告)号：CN112383308A
公开(公告)日：2021-02-19
申请号：CN202011342612.0
申请日：2020-11-26
Applicant: 北京工业大学
IPC: H03M1/10
Abstract: 本发明公开了一种基于LMS算法逐次逼近式模拟数字转换器校准方法，是一种采用两个整数型非二进制分段电容阵列的ADC的失调双注入数字LMS算法校准方案。逐次逼近型ADC的精度主要受DAC中单位电容的失配、寄生效应以及噪声等非理想因素的影响，其中最主要的是电容失配影响，在提高ADC精度方法上，采用数字校准的方式更加方便并可以实现更为复杂的功能。本发明所采用的LMS算法校准，属于后台校准的一种方法，在ADC正常工作阶段同步地进行，并不会影响正常的工作，在ADC工作中通过LMS算法对数值权重不断进行调节以达到提高精度的目的。在算法实现方面，LMS算法的计算复杂度低，硬件开销小，易于实现。
-
Patent Agency Ranking
公开(公告)号：CN109710016B
公开(公告)日：2020-07-17
申请号：CN201910174108.5
申请日：2019-03-08
Applicant: 北京工业大学
IPC: G05F1/575
Abstract: 本发明公开了一种基于时间数字转换的低压差稳压电路，该电路包括：时间数字转换单元、控制单元、晶体管阵列和负载；本发明对模拟电压的采样原理进行改进，使用时间数字转换单元代替传统数字低压差稳压器的减法器与模数转换器部分，最大程度上避免了模拟电路对系统性能产生的影响。同时加入PID调节单元，有利于提高响应速度。本发明采用时间数字转换单元和PID控制单元代替传统数字低压差稳压器的模数转换器和桶形移位寄存器，能够有效减少系统中模拟电路所占比例，缩小电路所占面积，加快系统响应速度，提升稳压器性能。
-
公开(公告)号：CN109710016A
公开(公告)日：2019-05-03
申请号：CN201910174108.5
申请日：2019-03-08
Applicant: 北京工业大学
IPC: G05F1/575
Abstract: 本发明公开了一种基于时间数字转换的低压差稳压电路，该电路包括：时间数字转换单元、控制单元、晶体管阵列和负载；本发明对模拟电压的采样原理进行改进，使用时间数字转换单元代替传统数字低压差稳压器的减法器与模数转换器部分，最大程度上避免了模拟电路对系统性能产生的影响。同时加入PID调节单元，有利于提高响应速度。本发明采用时间数字转换单元和PID控制单元代替传统数字低压差稳压器的模数转换器和桶形移位寄存器，能够有效减少系统中模拟电路所占比例，缩小电路所占面积，加快系统响应速度，提升稳压器性能。
-
公开(公告)号：CN112491391A
公开(公告)日：2021-03-12
申请号：CN202011347606.4
申请日：2020-11-26
Applicant: 北京工业大学
IPC: H03H17/02
Abstract: 本发明公开了一种音频DAC的插值滤波器实现结构，采用级联形式的滤波器实现结构，使用多个滤波器级联实现更高的阶数，通过基于计数器的使能信号产生模块以及门控时钟产生模块的控制来降低各个滤波器的功耗。门控时钟采用同一个时钟源，更利于实现以及电路移植，降低了后端设计难度。单个滤波器通过采用半带滤波器和级联梳状积分滤波器的组合来降低系数数量，减少了运算量以及存储量，利用对称性降低了系数数量和存储量，使用CSD编码的方法对乘法运算进行优化，降低乘法需要的功耗以及面积。配合门控时钟以及使能控制信号对运算逻辑进行时分复用处理，每个滤波器只需要一组运算逻辑，通过时分复用的方式实现大量的运算，极大的减少了功耗及面积损耗。
-
公开(公告)号：CN109765959B
公开(公告)日：2020-05-22
申请号：CN201910174094.7
申请日：2019-03-08
Applicant: 北京工业大学
IPC: G05F1/625
Abstract: 本发明公开了基于时间数字采样的低压差稳压电路，该电路包括：时间数字转换单元、晶体管阵列和负载；本发明对模拟电压的采样原理进行改进，使用时间数字转换单元代替传统数字低压差稳压器的模拟电路部分，最大程度上避免了模拟电路对系统性能产生的影响。本发明采用时间数字转换单元代替传统数字低压差稳压器的模数转换器和桶形移位寄存器，能够有效减小系统中模拟电路所占比例，有助于减小电路所占面积，同时也可加快系统响应速度，降低功耗，提升稳压器性能。
-
公开(公告)号：CN109765959A
公开(公告)日：2019-05-17
申请号：CN201910174094.7
申请日：2019-03-08
Applicant: 北京工业大学
IPC: G05F1/625
Abstract: 本发明公开了基于时间数字采样的低压差稳压电路，该电路包括：时间数字转换单元、晶体管阵列和负载；本发明对模拟电压的采样原理进行改进，使用时间数字转换单元代替传统数字低压差稳压器的模拟电路部分，最大程度上避免了模拟电路对系统性能产生的影响。本发明采用时间数字转换单元代替传统数字低压差稳压器的模数转换器和桶形移位寄存器，能够有效减小系统中模拟电路所占比例，有助于减小电路所占面积，同时也可加快系统响应速度，降低功耗，提升稳压器性能。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.024 seconds)
