-
公开(公告)号：CN111403591B
公开(公告)日：2023-04-07
申请号：CN201811530871.9
申请日：2018-12-14
Applicant: 茂丞(郑州)超声科技有限公司 , 北京大学深圳研究生院
IPC: H10N30/87 , H10N30/50 , H10N30/30 , H10N30/01 , H10N30/057
Abstract: 本发明公开了一种晶圆级超声波芯片组件及其制造方法，其中晶圆级超声波芯片组件包含晶圆基板、超声波元件、第一保护层、导电线路、第二保护层、传导材料、特用芯片、导电柱及焊接部。晶圆基板包含贯通晶圆基板的贯通槽。超声波元件曝露于贯通槽。导电线路位于第一保护层上，并连接超声波元件。第二保护层覆盖导电线路，第二保护层具有对应于超声波元件的开口。传导材料接触超声波元件。特用芯片连接晶圆基板，使贯通槽在特用芯片及超声波元件间形成空间。导电柱设置于贯穿特用芯片、晶圆基板及第一保护层的穿孔中，并分别连接导电线路及焊接部。
-
公开(公告)号：CN111272158B
公开(公告)日：2021-12-31
申请号：CN201911310478.3
申请日：2019-12-18
Applicant: 无锡北微传感科技有限公司 , 北京大学深圳研究生院
IPC: G01C17/38
Abstract: 本发明公开了复杂磁扰动场景MEMS电子罗盘的动态方位角解算方法，包括：获取多冗余传感器中加速度计、磁力计和陀螺仪的输出值；判断是否需要进行滤波；若需要进行滤波，构建扩展卡尔曼滤波器，输出加速度计、磁力计和陀螺仪的输出值的最优估值；若不需要进行滤波，直接输出多冗余传感器中加速度计、磁力计和陀螺仪的输出值；分别用倾角补偿算法、磁场比例角补偿算法和陀螺仪Z轴积分算法解算方位角；根据载体当前运动姿态进行数据融合，得到最优方位角。本发明提供的复杂磁扰动场景MEMS电子罗盘的动态方位角解算方法，使MEMS电子罗盘在磁扰动和动态条件下，自适应完成准确的方位角解算，提高定向精度；算法结构简单，收敛速度快。
-
公开(公告)号：CN113270478A
公开(公告)日：2021-08-17
申请号：CN202110443694.6
申请日：2021-04-23
Applicant: 北京大学深圳研究生院
IPC: H01L29/06 , H01L29/423 , H01L29/778
Abstract: 本申请公开了一种化合物半导体续流功率晶体管。包括：衬底、缓冲层、势垒层，缓冲层设置于衬底上，势垒层设置于缓冲层上，势垒层上设置有源极、漏极和栅极，栅极位于源极和漏极之间，势垒层中设有用于形成电子陷阱的陷阱区，陷阱区位于源极和漏极之间，栅极不接触陷阱区。通过在势垒层中设置陷阱区，当器件工作时，在栅极上施加的正负电压需要向陷阱区抽取或注入电子，以此实现器件平缓的导通和关断，降低了器件被感应电压击穿或烧毁的风险，提高了化合物半导体功率晶体管在系统中的可靠性。
-
公开(公告)号：CN111403591A
公开(公告)日：2020-07-10
申请号：CN201811530871.9
申请日：2018-12-14
Applicant: 茂丞科技(深圳)有限公司 , 北京大学深圳研究生院
IPC: H01L41/047 , H01L41/083 , H01L41/113 , H01L41/22 , H01L41/277
Abstract: 本发明公开了一种晶圆级超声波芯片组件及其制造方法，其中晶圆级超声波芯片组件包含晶圆基板、超声波元件、第一保护层、导电线路、第二保护层、传导材料、特用芯片、导电柱及焊接部。晶圆基板包含贯通晶圆基板的贯通槽。超声波元件曝露于贯通槽。导电线路位于第一保护层上，并连接超声波元件。第二保护层覆盖导电线路，第二保护层具有对应于超声波元件的开口。传导材料接触超声波元件。特用芯片连接晶圆基板，使贯通槽在特用芯片及超声波元件间形成空间。导电柱设置于贯穿特用芯片、晶圆基板及第一保护层的穿孔中，并分别连接导电线路及焊接部。
-
公开(公告)号：CN106370958A
公开(公告)日：2017-02-01
申请号：CN201610934313.3
申请日：2016-10-25
Applicant: 北京大学深圳研究生院
CPC classification number: G01R31/003 , G01N21/88 , G01N29/0681 , G01N2291/0232 , G01N2291/02881 , G01N2291/0289
Abstract: 本发明公开了一种内嵌微流道的LTCC基板测试方法和装置，该方法包括对LTCC基板样品进行初步检测；对通过初步检测的LTCC基板样品分别进行低温贮存测试、高温贮存测试和高低温循环测试，并对每次测试后的LTCC基板样品进行检测。该方法和装置对内嵌微流道的LTCC基板进行了低温贮存、高温贮存、温度循环等系列环境科目测试，检测内嵌微流道LTCC基板的质量无损和结构完整性，得出其在地面模拟使用环境中是否可靠的定性结论。
-
Patent Agency Ranking
公开(公告)号：CN111241867B
公开(公告)日：2023-11-07
申请号：CN201811429713.4
申请日：2018-11-28
Applicant: 茂丞(郑州)超声科技有限公司 , 北京大学深圳研究生院
Abstract: 一种具悬浮结构的晶圆级超声波芯片模块，包含基板、复合层、以及底材，基板具有贯通槽，贯通槽连通基板的上表面及基板的下表面，复合层位于基板上，复合层包括超声波体及保护层，超声波体位于基板的上表面且贯通槽暴露出超声波体的下表面，保护层覆盖超声波体及部分的基板的上表面，复合层具有沟槽，沟槽连通保护层的上表面、保护层的下表面及贯通槽，且沟槽围绕超声波体周围的一部分且超声波体对应于贯通槽，底材位于基板的下表面且覆盖贯通槽，以使贯通槽、超声波体的下表面与底材的一上表面之间形成空间，空间连通沟槽。
-
公开(公告)号：CN114964356A
公开(公告)日：2022-08-30
申请号：CN202210384332.9
申请日：2022-04-13
Applicant: 北京大学深圳研究生院
IPC: G01D21/02
Abstract: 本发明提出一种氮化铝膜参数提取方法，涉及材料参数提取技术领域，能够精确提取氮化铝膜的材料系数。根据本发明实施例中的氮化铝膜参数提取方法，包括：基于待测氮化铝膜制作参数提取组件；测量参数提取组件的阻抗谱，并根据阻抗谱计算得到参数提取组件中待测氮化铝膜的介电常数；测量参数提取组件的属性参量，并根据属性参量计算得出待测氮化铝膜的压电系数与弹性系数；将待测氮化铝膜的介电常数、压电系数与弹性系数进行整合，得到待测氮化铝膜的材料参数。在本发明实施例中的方法中，由于对氮化铝膜各类材料系数进行分开提取，从而能够减少积累误差，提高提取精度。
-
公开(公告)号：CN112864100B
公开(公告)日：2022-03-22
申请号：CN202110045947.4
申请日：2021-01-14
Applicant: 北京大学深圳研究生院
Abstract: 本申请公开了一种三维异质集成的柔性封装结构及制造方法。柔性封装结构包括：第一柔性材料层上设置至少两个芯片，第一金属互联层设置在第一柔性材料层中并连接对应的芯片，第二柔性材料层设置在第一柔性材料层上并包裹芯片，导电柱设置在第二柔性材料层中并贯穿设置，导电柱连接对应的第一金属互联层，第三柔性材料层设置在第二柔性材料层上，第二金属互联层设置在第三柔性材料层中并连接对应的芯片或导电柱，第一金属互联层和第二金属互联层呈弯折状。通过设置导电柱与金属互联层，使得不同芯片可以在柔性材料中电连接，无需对芯片进行减薄，且将金属互联层设置为弯折状，在弯折拉伸的情况下不会出现断裂等失效问题。
-
公开(公告)号：CN112864100A
公开(公告)日：2021-05-28
申请号：CN202110045947.4
申请日：2021-01-14
Applicant: 北京大学深圳研究生院
Abstract: 本申请公开了一种三维异质集成的柔性封装结构及制造方法。柔性封装结构包括：第一柔性材料层上设置至少两个芯片，第一金属互联层设置在第一柔性材料层中并连接对应的芯片，第二柔性材料层设置在第一柔性材料层上并包裹芯片，导电柱设置在第二柔性材料层中并贯穿设置，导电柱连接对应的第一金属互联层，第三柔性材料层设置在第二柔性材料层上，第二金属互联层设置在第三柔性材料层中并连接对应的芯片或导电柱，第一金属互联层和第二金属互联层呈弯折状。通过设置导电柱与金属互联层，使得不同芯片可以在柔性材料中电连接，无需对芯片进行减薄，且将金属互联层设置为弯折状，在弯折拉伸的情况下不会出现断裂等失效问题。
-
公开(公告)号：CN111564429A
公开(公告)日：2020-08-21
申请号：CN202010356668.5
申请日：2020-04-29
Applicant: 北京大学深圳研究生院
IPC: H01L25/065
Abstract: 本发明公开了一种集成电路三维异质集成芯片及封装方法，其方法包括：通过临时键合工艺将不同的IC器件键合在第一辅助衬底圆片上，将IC器件和第一辅助衬底圆片通过键合层键合在第二辅助衬底圆片上；减薄第一辅助衬底圆片；利用晶圆级键合技术将第二辅助衬底圆片上的IC器件键合在最终衬底上，去除第二辅助衬底圆片；在IC器件和第一辅助衬底圆片之间填充有机物；重复上述操作以形成若干异质集成层，并在填充层上设置连接IC器件的布线孔，通过电线以实现若干异质集成层电学互联；将多余最终衬底除掉，划片并封装。本发明有效降低三维堆叠芯片的制作难度，集中更多的资源专注器件的性能提升，从而实现高可制造性、高性能、高稳定性的三维异质集成芯片。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.024 seconds)
