-
公开(公告)号：CN112819148A
公开(公告)日：2021-05-18
申请号：CN202011638759.4
申请日：2020-12-31
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G06N3/063 , G06N3/06 , H01L29/788
Abstract: 本发明提供了一种基于浮栅晶体管的脉冲神经元网络，包括多节点输入单元和脉冲产生单元：所述多节点输入单元包括一多输入端浮栅晶体管，多输入端浮栅晶体管的多个栅极输入端分别连接外部的多个仿生传感器输入信号，源极接地，漏极接脉冲产生单元的正极；脉冲产生单元包括一Mott忆阻器，Mott忆阻器的负极连接工作电压，正极连接晶体管的漏极，并作为所述脉冲神经元网络的脉冲输出端。本发明给出了一种全新的电子传入神经元实现架构。该架构面向硬件神经形态脉冲神经网络的应用，实现了模拟信号到脉冲信号的转换，具有结构简单、功能多、功耗低等优点，更加适应于脉冲神经网络。
-
公开(公告)号：CN112685983A
公开(公告)日：2021-04-20
申请号：CN202011600789.6
申请日：2020-12-29
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G06F30/3308 , G06F30/33 , G06F30/398
Abstract: 本发明提供了一种片上电容的建模方法，所述电容为插指电容，包括如下步骤：提取主电容拟合系数，并计算主电容；提取拐角电容拟合系数，并计算拐角电容；提取边缘寄生电容拟合系数，并计算边缘寄生电容；提取版图寄生电容；反馈验证。本发明针对集成电路片上电容器的物理特性结合数学公式建立细致提取流程，提供可靠的器件建模方法和模型。
-
公开(公告)号：CN111564167A
公开(公告)日：2020-08-21
申请号：CN202010324690.1
申请日：2020-04-22
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G11C7/24 , G11C11/412 , H01L27/11
Abstract: 本申请实施例提供了一种存储单元、晶体管的制备方法及存储单元的制备方法，其中，该存储单元是通过第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管，第七晶体管和第八晶体管，这八个晶体管的电性连接得到的具有特定功能的存储单元。本发明公开的存储单元相较于现有技术中的存储单元，在传统六管单元的基础上加入两个晶体管，以牺牲较小单元面积的情况下提升单元抗单粒子能力；该存储单元中的晶体管均采用“工”字型的栅氧层和金属栅结构，可有效抑制总剂量效应引起的上下边角漏电及侧壁漏电和寄生晶体管效应。此外，该存储单元不仅可以在抗单粒子效应能力上得到提高，还可以在存储数据的稳定性上得到增加。
-
公开(公告)号：CN120012688A
公开(公告)日：2025-05-16
申请号：CN202411877558.8
申请日：2024-12-19
Applicant: 中国科学院上海微系统与信息技术研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: G06F30/367 , G06F30/392 , G06F119/08
Abstract: 本发明提供了一种SOI射频器件低温模型建模方法，包括：对射频器件在各温度下的直流特性进行建模；建立用于低温S参数仿真的小信号等效电路图；根据小信号等效电路图，从不同温度下的射频实测数据中提取小信号参数；将不同温度提取出来的上述参数进行建模，建立这些参数与温度之间的关系并写入SPICE网表；建立Ft,Fmax与温度之间的联系。本发明针对低温情况，采用不同温度下的提取数据进行建模，建立Ft,Fmax与温度之间的联系，使其能够适用于低温环境。
-
公开(公告)号：CN113655360B
公开(公告)日：2025-04-01
申请号：CN202110913198.2
申请日：2021-08-10
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供了一种RF MOS器件的在片测试结构的去嵌方法，包括如下步骤：在同一衬底上同时形成待测器件，以及相对应的引脚结构、开路结构、短路结构以及直通结构；分别对上述待测器件、引脚结构、开路结构、短路结构、直通结构进行S参数测试；利用电磁仿真模型仿真一个金属条阻抗，算出实际短路结构引入的阻抗；利用所获得的实际短路结构引入的阻抗，将S参数转换为Y参数。本发明通过对一个金属条进行电磁仿真其阻抗来模拟实际用于去嵌的短路结构中用于共地互连的那部分金属块的阻抗，并在去嵌过程中将该阻抗去除，从而在更高频率的时候也能获得更好的去嵌精度。
-
Patent Agency Ranking
公开(公告)号：CN113642706B
公开(公告)日：2024-12-27
申请号：CN202110913994.6
申请日：2021-08-10
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供了一种神经元网络单元，包括静态随机存储单元、正向读出隔离支路、以及反向读出隔离支路；所述静态随机存储单元包括电学串联的第一传输晶体管和第二传输晶体管，以及并联在第一和第二传输晶体管之间的两个对置互锁的第一和第二反相器，所述正向读出隔离支路连接至第一传输晶体管与两个对置互锁的反相器之间，用于根据静态随机存储单元存储的控制信号，将一外部输入的数字电压转化为模拟电流输出；所述反向读出隔离支路连接至第二传输晶体管与两个对置互锁的反相器之间，用于根据静态随机存储单元存储的控制信号，将一外部输入的数字电压转化为模拟电流输出。
-
公开(公告)号：CN112699629B
公开(公告)日：2024-10-01
申请号：CN202011600780.5
申请日：2020-12-29
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G06F30/367
Abstract: 本发明提供了一种变容二极管漏电电流的建模方法，包括如下步骤：提取拟合电压系数和尺寸拟合系数，建立正向漏电电流模型；提取宽长拟合系数和趋势拟合系数，建立反向漏电电流模型；拟合不同温度下的模型参数，建立温度模型；反馈验证。本发明针对变容二极管的漏电IV特性曲线进行物理特性与数学方法相结合的拟合，因此模型更为准确。
-
公开(公告)号：CN112666440B
公开(公告)日：2024-10-01
申请号：CN202011473363.9
申请日：2020-12-15
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
Abstract: 本发明提供了一种阈值电压的测量方法，包括如下步骤：在晶体管的栅极施加电压Vth0，源极与漏极之间施加一预设电压Vsd；测定源漏之间初始电流Id0；在所述晶体管的栅极均叠加电压偏移Vdelta1；再次测定源漏之间的电流Id1；评估|Id1‑Icon|是否小于一预设误差值，所述Icon为恒定的归一化电流，若小于则记录Vth0‑Vdelta1为该晶体管的阈值电压，若大于，则再次在第二晶体管的栅极均叠加电压偏移Vdelta2，所述Vdelta2的数值与Id1‑Icon呈一致性正相关。本发明考虑到测试获得的电流与归一化电流的数值关系，测试电流与归一化电流的差越大，则后续叠加的电压偏移就越大，两者呈一致性正相关，以使测试能够更迅速的逼近真实的阈值电压，提高了测试效率，有效降低相关测试时间。
-
公开(公告)号：CN112837731B
公开(公告)日：2024-08-06
申请号：CN202011636261.4
申请日：2020-12-31
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G11C11/412 , G11C11/417 , H10B10/00
Abstract: 本发明提供了一种存算复用的静态存储单元，输入信号配置可以选自于存储器配置和比较器配置中的任意一种。通过复用一部分晶体管，通过更小的电路面积做到了比较器和存储器的存算复用，提高了存算一体系统的数据处理能力。
-
公开(公告)号：CN113642706A
公开(公告)日：2021-11-12
申请号：CN202110913994.6
申请日：2021-08-10
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供了一种神经元网络单元，包括静态随机存储单元、正向读出隔离支路、以及反向读出隔离支路；所述静态随机存储单元包括电学串联的第一传输晶体管和第二传输晶体管，以及并联在第一和第二传输晶体管之间的两个对置互锁的第一和第二反相器，所述正向读出隔离支路连接至第一传输晶体管与两个对置互锁的反相器之间，用于根据静态随机存储单元存储的控制信号，将一外部输入的数字电压转化为模拟电流输出；所述反向读出隔离支路连接至第二传输晶体管与两个对置互锁的反相器之间，用于根据静态随机存储单元存储的控制信号，将一外部输入的数字电压转化为模拟电流输出。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.079 seconds)
