-
公开(公告)号：CN101777564B
公开(公告)日：2011-06-15
申请号：CN200910200721.6
申请日：2009-12-24
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
CPC classification number: H01L27/1211 , H01L21/845
Abstract: 本发明公开了一种具有垂直栅结构的SOI CMOS器件，包括SOI衬底，以及生长在SOI衬底上的NMOS区和PMOS区，所述NMOS区和PMOS区共用一个垂直栅区，所述垂直栅区与NMOS区和PMOS区位于同一平面上，垂直栅区位于NMOS区和PMOS区之间；垂直栅区与NMOS区之间隔离有栅氧化层；垂直栅区与PMOS区之间隔离有栅氧化层。本发明占用面积小，版图层数少，工艺简单，敞开的体区能够完全避免传统SOI CMOS器件的浮体效应，并方便对寄生电阻、电容的测试。
-
公开(公告)号：CN101916779A
公开(公告)日：2010-12-15
申请号：CN201010231661.7
申请日：2010-07-20
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L29/78 , H01L27/12 , H01L21/336 , H01L21/762 , H01L21/3205
Abstract: 本发明公开了一种可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构，该结构包括底层硅膜，导电层，埋氧层，有源区，沟槽隔离结构，电极；底层硅膜位于该结构的最底层；导电层位于底层硅膜的上表面，包括电荷引导层和生长于电荷引导层的上、下表面的阻挡层；埋氧层位于导电层的上表面；有源区包括源区、沟道区、漏区、漂移区、位于沟道区上表面的栅区、位于栅区与沟道区之间的栅氧化层；漂移区由交替排布的n型柱区和p型柱区构成；沟槽隔离结构位于有源区周围；电极包括源极、栅极、漏极、从导电层引出的导电极。本发明可以将积聚在埋氧层下界面处的电荷释放，完全消除衬底辅助耗尽效应，提高器件的击穿电压。
-
公开(公告)号：CN101916730A
公开(公告)日：2010-12-15
申请号：CN201010234294.6
申请日：2010-07-22
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/36
CPC classification number: H01L29/7824 , H01L29/0634
Abstract: 本发明公开了一种具有线性缓冲层的SOI超结LDMOS制作方法，该方法通过计算缓冲层杂质浓度，制作缓冲层掺杂版图，从而利用离子注入制作出杂质在横向上近似线性分布的缓冲层，然后在制作有缓冲层的SOI衬底上外延单晶硅至器件所需厚度，在缓冲层旁形成p阱体区，随后在p阱体区上制作栅区、源区、体接触区，并在缓冲层上制作漂移区和漏区，使所述漂移区位于所述p阱体区与漏区之间。该制作方法通过在超结下面引入一层杂质浓度在横向上近似线性分布的缓冲层，补偿纵向电场的剩余电荷，进而可消除衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷分布的影响，提高器件击穿电压。
-
公开(公告)号：CN101764136A
公开(公告)日：2010-06-30
申请号：CN200910200719.9
申请日：2009-12-24
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L27/12 , H01L23/528 , H01L29/423
Abstract: 本发明公开了一种可调节垂直栅SOI CMOS器件沟道电流的叉指型结构，其由多个垂直栅SOI CMOS器件并列排布而成，其中相邻的垂直栅SOI CMOS器件的PMOS区与PMOS区相邻，NMOS区与NMOS区相邻；所有垂直栅SOICMOS器件的源区位于同一侧，漏区位于另一侧；所有垂直栅SOI CMOS器件的栅极从侧面引出形成叉指栅极。相邻的PMOS区共用一个体电极，相邻的NMOS区共用一个体电极，所有体电极并行相连形成叉指体电极。所有源区引出的源极并行连接形成叉指源极；所有漏区引出的漏极并行连接形成叉指漏极。本发明将多个CMOS器件的栅极通过叉指型拓扑结构并联起来，相当于提高了垂直栅SOI CMOS器件的等效栅宽，可以起到调节其沟道电流的目的。
-
公开(公告)号：CN1560925A
公开(公告)日：2005-01-05
申请号：CN200310108977.7
申请日：2004-02-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L27/12 , H01L21/336 , H01L21/84
Abstract: 本发明提出了一种局部绝缘体上的硅(partial SOI)制作功率器件，一种横向扩散金属氧化物半导体晶体管(LDMOS)的结构及实现方法。这种局部SOI LDMOS器件的结构特征在于源端远离沟道区的下方无埋氧，有利于散热；源端和沟道区下方的埋氧是连续的而且具有同一厚度；漏端的埋氧与沟道区埋氧虽然连续，但是具有不同的厚度。这种结构克服了常规SOI器件的自热效应，而且提高了器件的击穿电压，降低了源漏电容，提高了器件的频率特性。
-
Patent Agency Ranking
公开(公告)号：CN118737869A
公开(公告)日：2024-10-01
申请号：CN202410714688.3
申请日：2024-06-04
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/66
Abstract: 本发明提供一种硅片缺陷态检测方法及缺陷态检测样品，方法包括：提供预设位置上表面设置第一肖特基接触电极和第二肖特基接触电极构成肖特基器件的待检测样品；测量肖特基器件的电导‑电压特性曲线；不同频率下电导变化最大的扫描电压为特征电压；在特征电压下频率扫描得到电导‑频率响应特性曲线，其电导突变峰对应频率为特征频率，特征频率对应预设位置的缺陷类型。本发明通过在硅片正面设置双肖特基接触电极、背面设置欧姆接触电极，常温下得到深能级缺陷的物理特征，无需对硅片进行变温处理或改变硅片内部结构，测试条件简捷，且可精确得到深能级的原生缺陷类型、浓度、能级位置等关键参数，有利于大尺寸硅片的可靠性测量。
-
公开(公告)号：CN118130905A
公开(公告)日：2024-06-04
申请号：CN202410130175.8
申请日：2024-01-30
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种半导体外延层电阻率的测量方法，包括以下步骤：获取待测外延片各个外延层的电阻率；根据所述待测外延片第一外延层的电阻率计算所述第一外延层的耗尽区厚度，所述第一外延层为最靠近衬底的外延层；利用所述第一外延层的耗尽区厚度对所述待测外延片各个外延层的电阻率进行修正。本发明能够准确测量与衬底掺杂异型的外延片各外延层的电阻率。
-
公开(公告)号：CN113067565B
公开(公告)日：2024-03-12
申请号：CN202110216369.6
申请日：2021-02-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/082 , H03K17/16
Abstract: 本发明涉及一种针对SiC MOSFET消隐时间可调的抗干扰短路保护电路，包括：Vds监测模块，用于监测SiC MOSFET的源漏电压Vds；Vds比较模块，用于将监测到的源漏电压Vds与阈值进行比较，并输出逻辑信号，还包括：寄存器模块，用于存储所述逻辑信号；时钟产生模块，与所述寄存器模块相连，用于产生所述寄存器模块的所需的工作时钟信号；消隐时间配置模块，与所述寄存器模块相连，用于调节所述寄存器模块的有效位数和工作时钟频率；逻辑处理模块，用于根据所述寄存器模块中存储的逻辑信号，在发生短路时输出短路保护信号。本发明能够调整消隐时间，且具有较强的抗干扰能力。
-
公开(公告)号：CN117478111A
公开(公告)日：2024-01-30
申请号：CN202311426523.8
申请日：2023-10-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/041 , H03K17/687
Abstract: 本发明涉及一种用于氮化镓功率器件的快速驱动电路，包括低速支路和高速支路，所述低速支路和高速支路的输入端均与驱动芯片的输出端相连，输出端均与被控氮化镓功率器件的栅极相连，所述高速支路在开关切换时作为主导支路以实现所述被控氮化镓功率器件的快速开关；所述低速支路在即将进入稳态时作为主导支路以实现所述被控氮化镓功率器件的低栅压振荡。本发明能够同时实现高速开关和低栅压振荡。
-
公开(公告)号：CN113422517B
公开(公告)日：2022-09-23
申请号：CN202110677108.4
申请日：2021-06-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H02M3/335
Abstract: 本发明涉及一种宽输出范围的高能效双向DC/DC变换器，包括依次连接的原边全桥电路、谐振电路、变压器和副边全桥电路，所述谐振电路包括第一谐振电感、第二谐振电感和谐振电容；所述第一谐振电感的一端与所述原边全桥电路的第一输出端相连，另一端与所述第二谐振电感的一端相连；所述第二谐振电感的另一端与所述变压器原边侧的第一端相连，所述谐振电容的一端与所述第一谐振电感的另一端相连，另一端与所述变压器原边侧的第二端相连，所述谐振电容的另一端还与所述原边全桥电路的第二输出端相连；所述第一谐振电感和第二谐振电感的电感值相同。本发明双向均可实现软开关，并能够提高双向DC/DC变换器的功率密度。
-
-
-
-
-
-
-
-
-
Search Results
161
records
(took 0.101 seconds)
