-
公开(公告)号：CN117040499A
公开(公告)日：2023-11-10
申请号：CN202310904329.X
申请日：2023-07-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种动态比较器及其失调校准方法。所述动态比较器包括：控制模块，生成比较时钟信号和校准控制信号；电压比较模块，基于所述比较时钟信号比较输入电压的大小并输出电压比较结果，所述电压比较模块的输入电路包括第一输入管和第二输入管，所述第一输入管的门极与第一输入电压连接，所述第二输入管的门极与第二输入电压连接；失调校准模块，基于所述比较时钟信号和校准控制信号调节所述第一输入管和第二输入管的衬底偏置电压，对输入失调电压进行补偿。本发明能够小面积、低功耗的对失调电压进行校准，提高动态电压比较器的精度。
-
公开(公告)号：CN111739887B
公开(公告)日：2023-08-01
申请号：CN202010658676.5
申请日：2020-07-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明提供一种基于晶闸管的静电保护单元及其并联结构，该静电保护单元包括：晶闸管及NMOS管；晶闸管包括：形成于N阱中的寄生PNP管、形成于P阱中的寄生NPN管，N阱及P阱相邻，寄生NPN管的集电极/基极形成的反向PN结为低反向击穿电压的反向PN结；寄生PNP管的发射极连接至阳极，基极通过N阱的寄生电阻连接至阳极；集电极连接至NPN管的基极，并通过P阱的寄生电阻连接至阴极；寄生NPN管的发射极连接至阴极，集电极通过N阱的寄生电阻连接至阳极；NMOS管形成于寄生NPN管一侧的P阱中，源极连接至阴极，漏极连接至阳极。本发明通过在晶闸管的寄生NPN管所在的P阱内增加NMOS管，在满足具有较低的触发电压及足够的电流能力的同时，有效解决了闩锁问题。
-
公开(公告)号：CN111725204B
公开(公告)日：2023-05-26
申请号：CN201910650174.5
申请日：2019-07-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明涉及一种具有双向SCR结构的ESD保护器件，包括：第一N阱、第二N阱、P阱和多晶硅层；利用所述多晶硅层进行隔离，通过所述第一P+注入区、所述第一N阱、所述P阱和所述第二N+注入区构成SCR1通路，以及通过所述第三P+注入区、所述第二N阱、所述P阱和所述第四N+注入区构成SCR2通路，所述SCR1通路和所述SCR2通路为芯片在各个方向的脉冲均提供了保护，本发明所述保护器件实现了单器件对于输入/输出端口的双向ESD保护，减少了完整ESD保护电路所需的器件数，版图面积大大缩减，降低了相应的寄生效应，另外，对于输出信号幅度高于电源电压或低于地线电压的电路，由于存在反偏PN结，亦不会出现漏电。
-
公开(公告)号：CN111725205B
公开(公告)日：2023-05-12
申请号：CN201910650593.9
申请日：2019-07-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明涉及一种对角线型双向SCR结构的ESD保护器件，包括N阱和P阱，所述N阱和所述P阱相邻设置；通过所述第二P+注入区和所述第二N+注入区构成T1端口，以及所述第一P+注入区和所述第一N+注入区构成T2端口，所述第二P+注入区、所述N阱、所述P阱和所述第一N+注入区形成SCR1通路，所述第一P+注入区、所述N阱、所述P阱和所述第二N+注入区形成SCR2通路；所述SCR1和所述SCR2通路呈对角线型结构，为芯片在各个方向的脉冲均提供了保护，实现了单器件对于输入/输出端口的双向保护，减少了完整ESD保护电路所需的器件数，版图面积大大缩减，降低了相应的寄生效应，另外，对于输出信号幅度高于电源电压或低于地线电压的电路，由于存在反偏PN结，亦不会出现漏电。
-
公开(公告)号：CN111739933A
公开(公告)日：2020-10-02
申请号：CN202010579138.7
申请日：2020-06-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/10 , H01L23/532 , H01L29/786 , H01L21/78 , H01L21/67
Abstract: 本发明涉及一种浮空的柔性器件及其制备方法，柔性器件结构包括：器件区、电极区、柔性导线、过渡区、粘合层、柔性基底。本发明提出浮空的器件区、蛇形柔性导线，实现了更大的延展性和可弯曲性。通过在柔性基底上方设置浮空的器件区域，降低了衬底形变对器件的影响，使制备的柔性器件具有更加优异的柔性和更稳定的电学性能。
-
Patent Agency Ranking
公开(公告)号：CN111739887A
公开(公告)日：2020-10-02
申请号：CN202010658676.5
申请日：2020-07-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明提供一种基于晶闸管的静电保护单元及其并联结构，该静电保护单元包括：晶闸管及NMOS管；晶闸管包括：形成于N阱中的寄生PNP管、形成于P阱中的寄生NPN管，N阱及P阱相邻，寄生NPN管的集电极/基极形成的反向PN结为低反向击穿电压的反向PN结；寄生PNP管的发射极连接至阳极，基极通过N阱的寄生电阻连接至阳极；集电极连接至NPN管的基极，并通过P阱的寄生电阻连接至阴极；寄生NPN管的发射极连接至阴极，集电极通过N阱的寄生电阻连接至阳极；NMOS管形成于寄生NPN管一侧的P阱中，源极连接至阴极，漏极连接至阳极。本发明通过在晶闸管的寄生NPN管所在的P阱内增加NMOS管，在满足具有较低的触发电压及足够的电流能力的同时，有效解决了闩锁问题。
-
公开(公告)号：CN111240392A
公开(公告)日：2020-06-05
申请号：CN202010058966.6
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G05F1/567
Abstract: 本申请涉及阈值电压的调节方法、装置、CMOS器件、电子设备及存储介质，该方法通过在CMOS器件的阱区设置接触区；接触区用于和外部电源相连；若CMOS器件的当前工作温度处于预设温度范围内，对接触区施加偏压。如此，可以降低保证CMOS器件的阈值电压维持在正常工作范围内，且不需要额外的工艺调整，可以节约成本。
-
公开(公告)号：CN110535467A
公开(公告)日：2019-12-03
申请号：CN201910687426.1
申请日：2019-07-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种逐步逼近型模数转换装置的电容阵列校准方法和装置，其中电容阵列校准方法包括以下步骤：比较第一电容与第二电容，并输出比较值，第一电容为电容阵列中的被校准电容，第二电容的容值等于第一电容的容值的理想值；第一电容大于第二电容时，比较值为低电平，增大第二电容的值，对第二电容的容值进行补偿，并在补偿后再次比较第一电容与第二电容，直至比较值发生变化；第一电容小于第二电容时，比较值为高电平，增大第一电容的值，对第一电容的容值进行补偿，并在补偿后再次比较第一电容与第二电容，直至比较值发生变化；根据停止补偿时第一电容或第二电容的容值的变化量，判断第一电容是否失配，并确定第一电容的实际值。
-
公开(公告)号：CN114301403B
公开(公告)日：2025-01-21
申请号：CN202111670198.0
申请日：2021-12-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种低温放大电路，低温放大电路包括两级放大电路和比较器、trim电路等；两级放大电路用于将几十mV的小信号电压进行两级放大；比较器对放大后的电压进行放大、整形处理得到与传统CMOS电路工作电压。通过本发明的低温放大电路能够给在低温环境下完成输出的有效、可靠传输。
-
公开(公告)号：CN113839630B
公开(公告)日：2024-01-30
申请号：CN202111067453.2
申请日：2021-09-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种可用于超低温的低压差分放大器，包括依次连接的参考电压调节电路、一级差分放大电路和二级CS放大电路，其中，一级差分放大电路包括第一晶体管、第二晶体管和第三晶体管，第一晶体管的栅极与参考电压调节电路的输出端相连，源极与第二晶体管的源极相连，漏极作为一级差分放大电路的第一输出端；第二晶体管的栅极与输入信号端相连，漏极作为一级差分放大电路的第二输出端；第三晶体管的栅极与偏置电压端相连，源极与工作电压端相连，漏极与第一晶体管的源极相连。本发明解决(56)对比文件王鹏.高性能CMOS多级运算放大器的研究与设计《.中国优秀硕士学位论文全文数据库信息科技辑》.2021,(第02（2021）期),I135-475.
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.652 seconds)
