公开(公告)号：CN101740567A

公开(公告)日：2010-06-16

申请号：CN200910151664.7

申请日：2009-07-13

Applicant: 三菱电机株式会社

Inventor： 楠茂

IPC: H01L27/06 ,  H01L29/739 ,  H01L29/78 ,  H01L23/58 ,  H01L23/64

Abstract: 本发明提供能够无需扩大具有IGBT或功率MOSFET等的功率器件的半导体装置的耐压保持区域而有效进行耐压保持并且无需进行功率器件的高电阻化而充分提高短路耐量的半导体装置。所述半导体装置的特征在于具备：形成在具有半导体层的半导体衬底上的功率器件；以包围该功率器件的方式形成在该半导体衬底上的多个保护环；以及对该多个保护环中越靠外周侧的保护环施加越高的电压的电压施加部件。

公开(公告)号：CN1669151A

公开(公告)日：2005-09-14

申请号：CN03816965.7

申请日：2003-06-05

Applicant: 三菱电机株式会社

Inventor： 德田法史 ,  楠茂

IPC: H01L29/739

CPC classification number: H01L29/0696 ,  H01L29/0649 ,  H01L29/0834 ,  H01L29/7397 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及主电流在半导体衬底的厚度方向上流动的半导体器件。其目的在于：提供在主电流在半导体衬底的厚度方向上流动的半导体器件中，当相邻配置功能不同的半导体元件时，能实现所期待的电特性的半导体元件。而且，为了实现所述目的，在半导体衬底(901)的第二主面(MS2)的表面内设置彼此隔开间隔交替形成的P型半导体区(912)和N型半导体区(913)，在两者间的半导体衬底(901)的表面内，配置在沟槽内埋入绝缘体(914)而形成的沟槽隔离构造(911)。此外，配置第二主电极(916)，使其接触P型半导体区(912)和N型半导体区(913)。

公开(公告)号：CN1643698A

公开(公告)日：2005-07-20

申请号：CN03806429.4

申请日：2003-07-11

Applicant: 三菱电机株式会社

Inventor： 德田法史 ,  楠茂

IPC: H01L29/78 ,  H01L21/02

CPC classification number: H01L29/0657 ,  H01L29/0834 ,  H01L29/32 ,  H01L29/47 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/872 ,  H01L2924/10155 ,  H01L2924/10158

Abstract: 本发明涉及半导体器件，其目的在于特别是在半导体衬底的厚度方向上流过主电流的半导体器件中提供不仅能满足性能和耐压、而且能满足半导体衬底的机械强度的、此外在光刻的工序中不需要对曝光装置等的调整花费工夫的半导体器件。而且，为了实现上述目的，具备：在与第1主面相反一侧的第2主面上具有由侧面(91)和底面(92)规定的凹部的半导体衬底；在半导体衬底的凹部的底面(92)的表面内配置的半导体区(IP5)；在第2主面一侧的周边区域1A的表面内配置的半导体区(IP4)；以及在凹部的侧面(91)上配置的、对半导体区(IP4)与(IP5)进行电绝缘的绝缘膜(IL)。

公开(公告)号：CN110062957A

公开(公告)日：2019-07-26

申请号：CN201680091464.5

申请日：2016-12-12

Applicant: 三菱电机株式会社

Inventor： 田中翔 ,  楠茂

IPC: H01L27/04 ,  H01L29/78

Abstract: 半导体装置(100)具备在集电极电极(103)以及发射极电极(111)之间并联电连接的多个第1晶体管单元(120a)以及第2晶体管单元(120b)。各第1晶体管单元(120a)的栅极电压由第1栅极配线(114a)进行控制。各第2晶体管单元(120b)的栅极电压由第2栅极配线(114b)进行控制。驱动电路(130)在半导体装置(100)的导通时，对第1以及第2栅极配线(114a、114b)这两者施加半导体装置(100)的接通电压，并且在从开始施加接通电压起经过了预先设定的时间之后，对第2栅极配线(114b)施加半导体装置(100)的断开电压，另一方面，对第1栅极配线(114a)施加接通电压。

公开(公告)号：CN103681823A

公开(公告)日：2014-03-26

申请号：CN201310363445.1

申请日：2013-08-20

Applicant: 三菱电机株式会社

Inventor： 楠茂

IPC: H01L29/739 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/66666 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/4232 ,  H01L29/4916 ,  H01L29/7397 ,  H01L29/7395 ,  H01L29/0603

Abstract: 本发明的目的在于提供能够无不利影响地降低饱和电流相对栅极电压变动的灵敏度的半导体装置。本申请发明的半导体装置具有：沟道层（12），形成在基板上；绝缘层（20），与该沟道层（12）相接地形成；第一半导体层（22），形成在该绝缘层（20）的与该沟道层（12）相反的一侧并掺杂有杂质；第二半导体层（24），形成在该第一半导体层（22）的与该绝缘层（20）相反的一侧并掺杂有杂质；栅极电极（26），形成在该第二半导体层（24）的与该第一半导体层（22）相反的一侧。并且，该第一半导体层（22）的杂质密度除以该第一半导体层（22）的相对介电常数得到的值大于该第二半导体层（24）的杂质密度除以该第二半导体层（24）的相对介电常数得到的值。

公开(公告)号：CN102629603A

公开(公告)日：2012-08-08

申请号：CN201210115089.7

申请日：2009-07-13

Applicant: 三菱电机株式会社

Inventor： 楠茂

IPC: H01L23/58 ,  H01L23/60

Abstract: 本发明提供能够无需扩大具有IGBT或功率MOSFET等的功率器件的半导体装置的耐压保持区域而有效进行耐压保持并且无需进行功率器件的高电阻化而充分提高短路耐量的半导体装置。所述半导体装置的特征在于具备：形成在具有半导体层的半导体衬底上的功率器件；以包围该功率器件的方式形成在该半导体衬底上的多个保护环；以及对该多个保护环中越靠外周侧的保护环施加越高的电压的电压施加部件。

公开(公告)号：CN102412290A

公开(公告)日：2012-04-11

申请号：CN201110333132.2

申请日：2009-10-09

Applicant: 三菱电机株式会社

Inventor： 奥野高广 ,  楠茂

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7397 ,  H01L29/0696 ,  H01L29/1004 ,  H01L29/41708

Abstract: 本发明提供一种在不影响其它特性的情况下进行基极区域的低电阻化的半导体装置。该半导体装置具备：第一导电型的半导体衬底；该半导体衬底表面的第二导电型的基极区域；该基极区域表面的第一导电型的源极区域；该半导体衬底背面的第二导电型的集电极区域；在贯通该源极区域及该基极区域的沟槽内隔着栅极绝缘膜形成的沟槽栅；在以贯通该源极区域的方式形成的接触沟内形成的导电层；与该导电层及该源极区域相接的源电极；以及杂质浓度比该基极区域更高的第二导电型的闩锁抑制区域，该闩锁抑制区域与该导电层相接而形成在该基极区域。又，该栅极绝缘膜与该闩锁抑制区域的距离为该沟槽栅在该基极层形成的最大耗尽层宽度以上。

公开(公告)号：CN101794813A

公开(公告)日：2010-08-04

申请号：CN200910179494.3

申请日：2009-10-09

Applicant: 三菱电机株式会社

Inventor： 奥野高广 ,  楠茂

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/36

CPC classification number: H01L29/7397 ,  H01L29/0696 ,  H01L29/1004 ,  H01L29/41708

Abstract: 本发明提供一种在不影响其它特性的情况下进行基极区域的低电阻化的半导体装置。该半导体装置具备：第一导电型的半导体衬底；该半导体衬底表面的第二导电型的基极区域；该基极区域表面的第一导电型的源极区域；该半导体衬底背面的第二导电型的集电极区域；在贯通该源极区域及该基极区域的沟槽内隔着栅极绝缘膜形成的沟槽栅；在以贯通该源极区域的方式形成的接触沟内形成的导电层；与该导电层及该源极区域相接的源电极；以及杂质浓度比该基极区域更高的第二导电型的闩锁抑制区域，该闩锁抑制区域与该导电层相接而形成在该基极区域。又，该栅极绝缘膜与该闩锁抑制区域的距离为该沟槽栅在该基极层形成的最大耗尽层宽度以上。

公开(公告)号：CN1430793A

公开(公告)日：2003-07-16

申请号：CN01809999.8

申请日：2001-02-01

Applicant: 三菱电机株式会社

Inventor： 中村勝光 ,  楠茂 ,  中村秀城

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明的半导体器件是具有互相相向的第1主面及第2主面的半导体衬底和在第1主面侧具有绝缘栅结构而且在第1主面与第2主面之间流过主电流的功率器件，半导体衬底的厚度(t1)为50μm以上、250μm以下，而且在第1主面上具备实现低导通电压化及高击穿容量的绝缘栅型MOS晶体管结构。由此，能够实现低导通电压化、确保击穿容量、以及降低在高电压侧的开关损耗。

公开(公告)号：CN1418377A

公开(公告)日：2003-05-14

申请号：CN01806861.8

申请日：2001-01-19

Applicant: 三菱电机株式会社

Inventor： 中村胜光 ,  楠茂 ,  中村秀城

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明的半导体装置包括具有夹持p型本体区(2)而互相相向的n型发射区(3)和n－硅衬底(1)及在p型本体区(2)夹持栅绝缘膜(4a)而相向的栅电极(5a)的绝缘栅型场效应晶体管部，还包括稳定化的平板(5b)。该稳定化的平板(5b)由导体或半导体构成，在n－硅衬底(1)上夹持平板用绝缘膜(4、4b)而相向，而且与n－硅衬底(1)之间形成电容。在该稳定化的平板(5b)与n－硅衬底(1)之间形成的稳定化的平板电容比在栅电极(5a)与n－硅衬底(1)之间形成的栅－漏电容大。