-
公开(公告)号：CN118215291A
公开(公告)日：2024-06-18
申请号：CN202311716950.X
申请日：2023-12-14
Applicant: 三星电子株式会社
Abstract: 本公开提供了半导体器件以及包括半导体器件的数据存储系统。一种半导体器件包括与第二半导体结构重叠的第一半导体结构，第二半导体结构具有第一区域和第二区域并包括：板层；栅电极，在第一方向上彼此间隔开；沟道结构，穿过栅电极；栅极分隔区，在第二方向上延伸；第一和第二上隔离区，将上栅电极分成在相邻的栅极分隔区之间的第一、第二和第三子栅电极；以及接触插塞，在第一方向上延伸，第一和第二上隔离区中的每个具有在第三方向上延伸的区域，第一子栅电极具有第一焊盘区和第二焊盘区，该第一焊盘区在第四方向上具有第一宽度，该第二焊盘区在第四方向上具有比第一宽度窄的第二宽度，第一子栅电极连接到接触插塞中的一个。
-
公开(公告)号：CN117812914A
公开(公告)日：2024-04-02
申请号：CN202310540532.3
申请日：2023-05-15
Applicant: 三星电子株式会社
Abstract: 提供了一种三维半导体存储器装置和包括其的电子系统，所述三维半导体存储器装置可以包括：第一基底；外围电路结构，在第一基底上，外围电路结构包括在外围电路结构的上部中的第一接合垫；以及单元列阵结构，在外围电路结构上。单元阵列结构可以包括第二基底、置于外围电路结构与第二基底之间的堆叠件、包围堆叠件的第一绝缘层、穿透第一绝缘层的虚设插塞、在虚设插塞上的第二绝缘层、以及置于堆叠件与外围电路结构之间并连接到虚设插塞的第二接合垫。第一接合垫可以接触第二接合垫，并且虚设插塞可以电连接到第一接合垫和第二接合垫。虚设插塞的顶表面可以接触第二绝缘层。
-
公开(公告)号：CN117337043A
公开(公告)日：2024-01-02
申请号：CN202310692665.2
申请日：2023-06-12
Applicant: 三星电子株式会社
Abstract: 一种集成电路器件包括半导体衬底和衬底上的公共源极结构。设置了存储单元栅电极的竖直堆叠，其在公共源极结构和衬底之间延伸。该存储单元栅电极的竖直堆叠包括第一擦除控制栅电极、以及在第一擦除控制栅电极和衬底之间延伸的多条字线。设置了至少一个沟道结构，其竖直地穿透该存储单元栅电极的竖直堆叠。设置了源极突起图案，其电连接到公共源极结构。源极突起图案充分地延伸穿过该存储单元栅电极的竖直堆叠，使得源极突起图案的一部分与第一擦除控制栅电极的侧壁相对延伸。
-
公开(公告)号：CN113972214A
公开(公告)日：2022-01-25
申请号：CN202110828263.1
申请日：2021-07-21
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/1157 , H01L27/11565 , H01L27/11556 , H01L27/11524 , H01L27/11519
Abstract: 一种半导体存储器件，包括：第一堆叠结构、第一支撑层、第二堆叠结构、块切割结构、以及在所述第二堆叠结构上并且由第二切割图案分开的第二支撑层。所述第一堆叠结构包括第一堆叠和第二堆叠，所述第二堆叠结构包括由所述块切割结构分开的第三堆叠和第四堆叠，所述第一支撑层在所述第一堆叠和所述第二堆叠上，所述第二支撑层在所述第三堆叠和所述第四堆叠上，第一切割图案包括所述块切割结构上并且连接所述第一支撑层和所述第二堆叠的第一连接，并且所述第二支撑层的所述第二切割图案包括所述块切割结构上并且连接设置在所述第三堆叠和所述第四堆叠上的所述第二支撑层的第二连接。
-
-
Patent Agency Ranking
公开(公告)号：CN111725218A
公开(公告)日：2020-09-29
申请号：CN202010201012.6
申请日：2020-03-20
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11556 , H01L27/11573 , H01L27/11582
Abstract: 本公开提供了垂直半导体器件。一种垂直半导体器件包括：多个垂直存储单元，在第一基板的上表面上；粘合层，在第一基板的与第一基板的上表面相反的下表面上；第二基板，在其上具有第一外围电路；下绝缘夹层，在第二基板上；以及多个布线结构，电连接垂直存储单元和第一外围电路。粘合层的下表面和下绝缘夹层的上表面可以彼此接触。
-
公开(公告)号：CN119521672A
公开(公告)日：2025-02-25
申请号：CN202411164330.4
申请日：2024-08-23
Applicant: 三星电子株式会社
Abstract: 本发明提供一种半导体存储器件和包括其的电子系统，该半导体存储器件可以包括：单元基板，包括第一表面和与第一表面相反的第二表面；以及着落图案，包括第三表面和与第三表面相反的第四表面，着落图案在水平方向上与单元基板间隔开。半导体存储器件可以包括：多个栅电极，依次堆叠在第一表面和第三表面上；在单元基板上的沟道结构，沟道结构垂直地延伸并与所述多个栅电极交叉；上绝缘膜，覆盖第二表面和第四表面；在上绝缘膜上的输入/输出垫，输入/输出垫在垂直方向上与所述多个栅电极的至少一部分重叠；以及支撑接触，延伸穿过上绝缘膜并连接着落图案和输入/输出垫。
-
公开(公告)号：CN111146207B
公开(公告)日：2024-08-20
申请号：CN201911043745.5
申请日：2019-10-30
Applicant: 三星电子株式会社
Abstract: 公开了三维半导体存储器件及其制造方法。所述三维半导体存储器件包括：衬底，所述衬底包括单元阵列区域和连接区域；电极结构，所述电极结构包括交替堆叠在所述衬底上的多个电极和多个介电层，并且在所述连接区域上具有阶梯结构；以及蚀刻停止图案，所述蚀刻停止图案覆盖所述电极结构的所述阶梯结构。当在俯视图中观察时，所述电极结构和所述蚀刻停止图案在平行于所述衬底的顶表面的第一方向上延伸。所述电极结构在平行于所述衬底的顶表面并且与所述第一方向相交的第二方向上具有第一宽度。所述蚀刻停止图案在所述第二方向上具有第二宽度。所述第二宽度小于所述第一宽度。
-
公开(公告)号：CN118265302A
公开(公告)日：2024-06-28
申请号：CN202311443525.8
申请日：2023-11-01
Applicant: 三星电子株式会社
Abstract: 公开集成电路装置和包括集成电路装置的电子系统。所述集成电路装置包括：基底，包括存储器单元区域和连接区域；栅极堆叠件，包括在基底上在竖直方向上彼此分开的多个栅电极；多个栅极连接开口，在连接区域中布置为从栅极堆叠件的上表面向内延伸，在所述多个栅极连接开口中的每个的底表面处暴露所述多个栅电极中的一个栅电极；多个栅极连接结构，分别覆盖所述多个栅极连接开口的至少内侧表面，所述多个栅极连接结构中的每个与所述一个栅电极连接；以及多个栅极接触件，分别连接到所述多个栅极连接结构的上端。
-
公开(公告)号：CN117320454A
公开(公告)日：2023-12-29
申请号：CN202310321497.6
申请日：2023-03-29
Applicant: 三星电子株式会社
Abstract: 提供一种三维半导体存储器装置和电子系统。三维半导体存储器装置包括第一衬底、第一衬底上的外围电路结构和外围电路结构上的单元阵列结构。单元阵列结构包括：堆叠结构，其包括在第一方向上延伸的栅电极；源极结构，其在堆叠结构上；以及第二衬底，其与源极结构接触。源极结构包括第二衬底与堆叠结构之间的第一源极导电图案以及第一源极导电图案上的第二源极导电图案。第二源极导电图案包括第一源极导电图案和第二衬底之间的第一源极部分、穿过第二衬底并沿第一方向延伸的源极连接部分、以及位于第二衬底上并通过源极连接部分连接到第一源极部分的第二源极部分。
-
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.033 seconds)
