-
公开(公告)号：CN108231773A
公开(公告)日：2018-06-29
申请号：CN201711223457.9
申请日：2017-11-29
Applicant: 三星电子株式会社
IPC: H01L27/108
CPC classification number: H01L27/10885 , H01L22/26 , H01L27/10814 , H01L27/10823 , H01L27/10852 , H01L27/10855 , H01L27/10876 , H01L27/10888 , H01L27/10897 , H01L27/10805 , H01L27/10829 , H01L27/10882
Abstract: 一种制造半导体器件的方法。单元区域和核心区域被限定在衬底中。设置在单元区域中的位线结构被提供。设置在核心区域中的栅极结构被提供，以及设置在栅极结构上的核心盖膜被提供。核心盖膜的高度大于位线结构的高度。第一接触膜在位线结构上被形成。第二接触膜在核心盖膜上被形成。掩模在第一接触膜上被形成。核心盖膜的上表面使用掩模被暴露。第一接触膜使用蚀刻工艺被蚀刻直到第一接触膜的高度变得小于位线结构的高度。在蚀刻工艺中，对于第一接触膜的蚀刻速率大于对于位线结构和核心盖膜的蚀刻速率。
-
公开(公告)号：CN100405600C
公开(公告)日：2008-07-23
申请号：CN200410032182.7
申请日：2004-04-01
Applicant: 三星电子株式会社
CPC classification number: H01L21/76897 , H01L27/10814 , H01L27/10855 , H01L27/10885 , H01L28/91
Abstract: 一种自对准内埋接触(BC)对，包括：衬底，具有多个扩散区；氧化物层，露出形成在衬底上的扩散区对；位线，相邻的扩散区之间，并且位于氧化物层上，位线的每一个具有形成在其侧壁上的位线侧壁隔片；第一层间介质(ILD)层，在位线和氧化物层上形成；BC焊盘对，形成在相邻的位线之间并且在第一ILD层中，BC焊盘对的每一个与露出的衬底中的一个扩散区对准；以及一对电容器，BC焊盘对的每个具有形成在其上的一个电容器对，其中一对位线侧壁隔片与BC焊盘的每一个相邻并且位线侧壁隔片对具有不对称形状。
-
公开(公告)号：CN1649111A
公开(公告)日：2005-08-03
申请号：CN200410010450.5
申请日：2004-07-22
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L21/28114 , H01L29/42376 , H01L29/66553 , H01L29/66621 , H01L29/7834
Abstract: 本发明公开了一种半导体衬底中的自对准内栅凹陷沟道，包括：形成在衬底有源区中的凹槽；形成在凹槽底部上的栅极电介质层；形成在凹槽侧壁上的凹槽内侧壁隔离壁；形成在凹槽内的栅极使得栅极的上部伸出衬底的上表面之上，其中凹槽内侧壁隔离壁的厚度使栅极的中间部分的宽度小于栅极突出的上部和下部；形成在栅极层上的栅极掩模；形成在栅极的突出的上部和栅极掩模上的栅极侧壁隔离壁；以及在与栅极侧壁隔离壁相邻的衬底有源区中形成的源极/漏极区。
-
Patent Agency Ranking
公开(公告)号：CN1591821A
公开(公告)日：2005-03-09
申请号：CN200410032182.7
申请日：2004-04-01
Applicant: 三星电子株式会社
IPC: H01L21/768
CPC classification number: H01L21/76897 , H01L27/10814 , H01L27/10855 , H01L27/10885 , H01L28/91
Abstract: 一种自对准内埋接触(BC)对，包括：衬底，具有多个扩散区；氧化物层，露出形成在衬底上的扩散区对；位线，相邻的扩散区之间，并且位于氧化物层上，位线的每一个具有形成在其侧壁上的位线侧壁隔片；第一层间介质(ILD)层，在位线和氧化物层上形成；BC焊盘对，形成在相邻的位线之间并且在第一ILD层中，BC焊盘对的每一个与露出的衬底中的一个扩散区对准；以及一对电容器，BC焊盘对的每个具有形成在其上的一个电容器对，其中一对位线侧壁隔片与BC焊盘的每一个相邻并且位线侧壁隔片对具有对称形状。
-
公开(公告)号：CN1131561C
公开(公告)日：2003-12-17
申请号：CN99107373.8
申请日：1999-05-18
Applicant: 三星电子株式会社
IPC: H01L21/8242 , H01L21/336
CPC classification number: H01L29/6659 , H01L21/823425 , H01L21/823864 , H01L27/092 , H01L27/10873 , H01L27/10894 , H01L29/6656
Abstract: 提供在金属氧化物半导体晶体管中的一种改进的源/漏结构形及其制造方法，其中其在外围区中形成栅双侧壁间隔层，同时在单元阵列区中形成栅单侧壁间隔层。形成的双侧壁间隔层有利地抑制短沟道效应，防止漏电流和减少薄层电阻。外围区中用于第二间隔层的绝缘层留在单元阵列区中，并在用于形成接触开口的层间绝缘层的腐蚀步骤期间用作腐蚀停止层，而且在硅化作用形成的步骤期间用作阻挡层，由此简化制造工艺。
-
公开(公告)号：CN1107340C
公开(公告)日：2003-04-30
申请号：CN99109049.7
申请日：1999-06-15
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/318 , H01L21/3205 , H01L21/76 , H01L21/00
CPC classification number: H01L21/76897 , H01L21/76834
Abstract: 本发明公开了一种半导体器件中的自对准接触焊盘及其形成方法，其中SAC开口与栅间隔层同时形成。形成其上具有栅电极和帽盖层的叠置栅图形之后，淀积用于栅间隔层的绝缘层。在该绝缘层上淀积层间绝缘层。该层间绝缘层具有相对于帽盖层和绝缘层的腐蚀选择性。在层间绝缘层中进行SAC开口，并同时形成栅间隔层。
-
公开(公告)号：CN1241020A
公开(公告)日：2000-01-12
申请号：CN99109412.3
申请日：1999-06-29
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/8242
CPC classification number: H01L29/6659 , H01L21/26506 , H01L21/823807 , H01L21/823892 , H01L29/0847 , H01L29/1079 , H01L29/7833
Abstract: 向半导体衬底中注入第一导电杂质离子,由此形成阱区,其上再形成栅极。向栅极两侧的阱区中注入第一非导电杂质,以便控制其中的衬底缺陷,从而形成具有第一深度的第一沉淀区。向栅极两侧的阱区中注入第二非导电杂质离子,从而形成具有比第一深度相对浅的第二深度的源/漏区。向源/漏区中注入第二非导电杂质,以便控制其中的衬底缺陷,从而形成第二沉淀区。这种衬底缺陷如位错、扩展缺陷和堆垛层错同P－N结区隔离开,由此形成稳定P－N结。
-
公开(公告)号：CN1239815A
公开(公告)日：1999-12-29
申请号：CN99109049.7
申请日：1999-06-15
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/318 , H01L21/3205 , H01L21/76 , H01L21/00
CPC classification number: H01L21/76897 , H01L21/76834
Abstract: 本发明公开了一种半导体器件中的自对准接触焊盘及其形成方法，其中SAC开口与栅间隔层同时形成。形成其上具有栅电极和帽盖层的叠置栅图形之后，淀积用于栅间隔层的绝缘层。在该绝缘层上淀积层间绝缘层。该层间绝缘层具有相对于帽盖层和绝缘层的腐蚀选择性。在层间绝缘层中进行SAC开口，并同时形成栅间隔层。
-
-
-
-
-
-
-
Search Results
28
records
(took 0.022 seconds)
