公开(公告)号：CN109712660A

公开(公告)日：2019-05-03

申请号：CN201811187661.4

申请日：2018-10-11

Applicant: 三星电子株式会社

Inventor： 金慧珠 ,  孙皛凤 ,  李美香

IPC: G11C16/16 ,  G11C16/10 ,  G11C16/26

Abstract: 本文提供的存储器件可以包括无效位电路和单元阵列。在用于控制这种存储器件的方法中，无效位电路可以从存储器控制器接收无效控制命令，以将无效位数据更新到彼此不同的第一状态和第二状态中的一个，无效位电路可以从存储器控制器接收读控制命令，并且当无效位数据处于第一状态时可以提供无效信号，当无效位数据处于第二状态时无效位电路可以发送数据请求，并且单元阵列可以接收数据请求并提供数据。

公开(公告)号：CN109712660B

公开(公告)日：2024-06-04

申请号：CN201811187661.4

申请日：2018-10-11

Applicant: 三星电子株式会社

Inventor： 金慧珠 ,  孙皛凤 ,  李美香

IPC: G11C16/16 ,  G11C16/10 ,  G11C16/26

Abstract: 本文提供的存储器件可以包括无效位电路和单元阵列。在用于控制这种存储器件的方法中，无效位电路可以从存储器控制器接收无效控制命令，以将无效位数据更新到彼此不同的第一状态和第二状态中的一个，无效位电路可以从存储器控制器接收读控制命令，并且当无效位数据处于第一状态时可以提供无效信号，当无效位数据处于第二状态时无效位电路可以发送数据请求，并且单元阵列可以接收数据请求并提供数据。

公开(公告)号：CN1146968C

公开(公告)日：2004-04-21

申请号：CN99109412.3

申请日：1999-06-29

Applicant: 三星电子株式会社

Inventor： 赵昶贤 ,  李美香 ,  高宽协 ,  河大元

IPC: H01L21/331 ,  H01L29/78

CPC classification number: H01L29/6659 ,  H01L21/26506 ,  H01L21/823807 ,  H01L21/823892 ,  H01L29/0847 ,  H01L29/1079 ,  H01L29/7833

Abstract: 向半导体衬底中注入第一导电杂质离子，由此形成阱区，其上再形成栅极。向栅极两侧的阱区中注入第一非导电杂质，以便控制其中的衬底缺陷，从而形成具有第一深度的第一沉淀区。向栅极两侧的阱区中注入第二非导电杂质离子，从而形成具有比第一深度相对浅的第二深度的源/漏区。向源/漏区中注入第二非导电杂质，以便控制其中的衬底缺陷，从而形成第二沉淀区。这种衬底缺陷如位错、扩展缺陷和堆垛层错同P-N结区隔离开，由此形成稳定P-N结。

公开(公告)号：CN1241020A

公开(公告)日：2000-01-12

申请号：CN99109412.3

申请日：1999-06-29

Applicant: 三星电子株式会社

Inventor： 赵昶贤 ,  李美香 ,  高宽协 ,  河大元

IPC: H01L21/336 ,  H01L21/8242

CPC classification number: H01L29/6659 ,  H01L21/26506 ,  H01L21/823807 ,  H01L21/823892 ,  H01L29/0847 ,  H01L29/1079 ,  H01L29/7833

Abstract: 向半导体衬底中注入第一导电杂质离子,由此形成阱区,其上再形成栅极。向栅极两侧的阱区中注入第一非导电杂质,以便控制其中的衬底缺陷,从而形成具有第一深度的第一沉淀区。向栅极两侧的阱区中注入第二非导电杂质离子,从而形成具有比第一深度相对浅的第二深度的源/漏区。向源/漏区中注入第二非导电杂质,以便控制其中的衬底缺陷,从而形成第二沉淀区。这种衬底缺陷如位错、扩展缺陷和堆垛层错同P－N结区隔离开,由此形成稳定P－N结。