-
公开(公告)号：CN106299112B
公开(公告)日：2019-06-18
申请号：CN201610692256.2
申请日：2016-08-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明提供一种多态相变存储器单元器件及其制备方法，包括：上电极；下电极；相变材料层结构，位于所述上电极与所述下电极之间；所述相变材料层结构包括至少两层具有不同电阻值的相变材料层，各层所述相变材料层之间电学隔离；所述相变材料层的一端与所述上电极相连接，另一端与所述下电极相连接。本发明的多态相变存储器单元器件及其制备方法通过在相变材料层结构中设置至少两层具有不同电阻值的相变材料层，可以形成多个具有一定区分度的稳定电阻，通过不同大小的脉冲操作，可以实现多态存储；多态相变存储器单元器件结构中不同相变材料层之间的电阻差异，不受热影响，更加稳定；且通过调节不同相变材料层的电阻值，可以具有更大的电阻区分。
-
公开(公告)号：CN105655368B
公开(公告)日：2018-09-25
申请号：CN201610028134.3
申请日：2016-01-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24 , H01L29/167 , H01L29/423 , H01L21/82
Abstract: 本发明提供一种三维堆叠相变存储阵列器件及其制备方法，所述三维堆叠相变存储阵列器件中，无结型晶体管的栅极采用控制栅极的阶梯式引出方式，形成SSL控制端，WL、BL和SSL的交界点处有一个相变存储单元，实现对每一个存储位点的读、写、擦操作。此外，栅极导电材料与绝缘介质层所构成的堆叠结构横跨在相邻的两个钨塞之上，实现了相变材料层的共用，最大程度地降低工艺成本，提升存储密度。本发明的三维堆叠相变存储阵列器件的制备方法与传统CMOS工艺兼容，无结型晶体管和相变单元的形成均为低温工艺，其热处理制程不会对外围电路造成性能漂移，并且无结型晶体管的沟道采用无浓度梯度重掺杂多晶硅材料，有效地避免了离子注入等掺杂工艺引入的额外光罩。
-
公开(公告)号：CN105280815B
公开(公告)日：2018-09-25
申请号：CN201510626675.1
申请日：2015-09-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明提供一种相变存储器检测结构及其制备方法，包括：半导体衬底，所述半导体衬底内形成有有源区；相变存储器单元，位于所述半导体衬底上，且与所述有源区相连接；相变电阻伪单元，位于所述相变存储器单元的一侧，且与所述有源区相隔离。本发明利用该相变存储器检测结构，在正常的相变存储单元旁边设置相变电阻伪单元，使得相变电阻材料处于浮空状态以免受电场的影响，以此对比来检测相变电阻材料是否受到工艺中电场条件的影响，能够检测相变电阻材料在不同连接情况下受到工艺中偏压条件影响的差异，进而优化工艺参数，提高相变单元的可靠性。
-
公开(公告)号：CN107068858A
公开(公告)日：2017-08-18
申请号：CN201710056494.9
申请日：2017-01-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
CPC classification number: H01L45/14 , H01L45/1608 , H01L45/1641
Abstract: 本发明提供一种用于选通驱动器件的相变材料、选通驱动器件及其制备方法，用于选通驱动器件的相变材料的通式为：Y1‑xAsx，其中，Y为包括至少一种第六主族元素的相变材料，0＜x≤0.3。本发明的所述用于选通驱动器件的相变材料通过在相变材料中掺杂砷原子，可以在相变材料中形成导电通道，从而提高相变材料的相变临界电压及开启后的电流密度；当所述相变材料用于选通驱动器件时，利用相变材料的OTS开关特性实现开启和关闭，同时在选通驱动器件开启状态时，砷原子掺杂形成的导电通道可提供大的驱动电流，用于驱动相变存储单元的相变以实现信息的存储和擦除；使用所述相变材料的选通驱动器件可以实现三维集成，从而大大提高存储器的集成度和存储密度。
-
公开(公告)号：CN104201282B
公开(公告)日：2017-02-15
申请号：CN201410504612.4
申请日：2014-09-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器及其制备方法，其中，所述相变存储器至少包括：下电极，所述下电极呈阵列式排布；位于所述下电极上的下加热电极；位于多个下加热电极上的相变材料层，所述相变材料层呈条状等间距排布；位于所述下加热电极上方位置的相变材料层上的上电极，所述上电极呈条状等间距排布，且与所述相变材料层相互垂直。本发明的相变存储器通过将整条的相变材料覆盖在多个下加热电极上，从而将各个分立的相变存储单元连接在一起，可以通过控制信号输入完成块擦除，解决了现有相变存储器不能完成块操作的缺陷；同时也可以通过控制信号端和电极进行选择性单元数据擦除，大大提高了数据擦除效率。
-
Patent Agency Ranking
公开(公告)号：CN106299112A
公开(公告)日：2017-01-04
申请号：CN201610692256.2
申请日：2016-08-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明提供一种多态相变存储器单元器件及其制备方法，包括：上电极；下电极；相变材料层结构，位于所述上电极与所述下电极之间；所述相变材料层结构包括至少两层具有不同电阻值的相变材料层，各层所述相变材料层之间电学隔离；所述相变材料层的一端与所述上电极相连接，另一端与所述下电极相连接。本发明的多态相变存储器单元器件及其制备方法通过在相变材料层结构中设置至少两层具有不同电阻值的相变材料层，可以形成多个具有一定区分度的稳定电阻，通过不同大小的脉冲操作，可以实现多态存储；多态相变存储器单元器件结构中不同相变材料层之间的电阻差异，不受热影响，更加稳定；且通过调节不同相变材料层的电阻值，可以具有更大的电阻区分。
-
-
公开(公告)号：CN102978588B
公开(公告)日：2014-10-29
申请号：CN201210537558.4
申请日：2012-12-12
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种制备钛-锑-碲相变材料的方法及相变存储单元制备方法，包括：1）在基底上引入Sb的前驱体SbCl3脉冲，清洗未被吸收的的SbCl3，然后引入Te的前驱体(R3Si)2Te脉冲，清洗未被吸收的(R3Si)2Te和反应副产物；2）向上述基底引入Ti的前驱体TiCl4脉冲，清洗残余的TiCl4，然后引入Te的前驱体(R3Si)2Te脉冲，清洗残余(R3Si)2Te和反应副产物；3）向上述基底引入Sb的前驱体SbCl3脉冲，清洗残余的SbCl3，然后引入Sb的前驱体(R3Si)3Sb脉冲，清洗未被吸收的(R3Si)3Sb和反应副产物。采用本发明方法制备的钛-锑-碲相变材料具有厚度精确可控，薄膜致密性好，填孔能力强的特点。采用这种方法制备的相变薄膜应用到存储器中，可实现高密度存储，同时可以获得低功耗的器件。
-
公开(公告)号：CN102623632B
公开(公告)日：2014-10-15
申请号：CN201110031815.2
申请日：2011-01-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明揭示了一种用于高温环境的N-Ge-Te相变薄膜材料及其制备方法，该材料的组分通式为Nx（GeyTe1-y）1-x，其中0＜x≤0.15，0.5＜y≤0.9，在外部电脉冲的作用下实现可逆相变。该材料可采用磁控溅射中多靶共溅射的方法制备。本发明立足于相变材料非晶态的稳定性问题，通过调节化合物中掺杂N的含量和Ge、Te的比例，在不丢失可逆相变能力的前提下大幅度提高材料的结晶温度和结晶激活能。Nx（GeyTe1-y）1-x与传统的Ge2Sb2Te5材料相比有更高的结晶温度、更好的热稳定性和数据保持力，为相变存储器在航天航空领域的应用打好基础。
-
公开(公告)号：CN102623484B
公开(公告)日：2014-09-17
申请号：CN201110033252.0
申请日：2011-01-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24 , H01L21/822
Abstract: 一种相变存储器的选通二极管阵列及其制备方法，所述制备方法包括：在P型半导体衬底表面进行离子注入，退火生成重掺杂的N型半导体层；在重掺杂的N型半导体层的表面进行外延生长，形成本征半导体层；进行刻蚀工艺以形成用于隔离字线的第一沟槽；在第一沟槽内进行沉积以形成作为相邻字线之间隔离的第一隔离层；再进行刻蚀工艺以形成第二沟槽；在第二沟槽内进行沉积以形成第二隔离层；在本征半导体层内进行离子注入以形成选通二极管；字线的宽度至少为选通二极管的宽度的一倍以上；形成位于字线之上的字线引出电极。相较于现有技术，本发明可以提高选通二极管驱动电流以及降低串扰电流，确保存储器读写操作的一致性和稳定性。
-
-
-
-
-
-
-
-
-
Search Results
274
records
(took 0.055 seconds)
