-
公开(公告)号：CN103646853B
公开(公告)日：2016-05-18
申请号：CN201310724004.X
申请日：2013-12-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/762
Abstract: 本发明提供一种绝缘体上含锗薄膜结构的制备方法，包括以下步骤：S1：提供一sSOI衬底，在张应变顶层硅表面外延生长一预设Ge组分的单晶SiGe薄膜；所述张应变顶层硅的晶格长度与所述单晶SiGe薄膜的晶格长度相等；S2：在所述单晶SiGe薄膜表面形成一Si帽层；S3：将步骤S2获得的结构进行锗浓缩，形成自下而上依次包含有背衬底、埋氧层、含锗薄膜及SiO2层的叠层结构；S4：腐蚀掉所述叠层结构表面的SiO2层以得到绝缘体上含锗薄膜结构。本发明通过选择合适张应变顶层硅及相应含锗组分的单晶SiGe薄膜，使得张应变顶层硅与其上的单晶SiGe薄膜的晶格匹配，从而降低缺陷来源，能够获得高质量的SGOI或GOI材料。
-
公开(公告)号：CN103137538B
公开(公告)日：2016-04-20
申请号：CN201110383797.4
申请日：2011-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Ni层，通过对Ni与Si衬底进行退火反应生成NiSi2，并通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物NiSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入NiSi2的区域用以制造MOS器件，从而达到减小顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
-
公开(公告)号：CN105448690A
公开(公告)日：2016-03-30
申请号：CN201410415714.9
申请日：2014-08-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/28
Abstract: 本发明提供一种利用石墨烯插入层外延生长金属/半导体材料的方法，所述方法至少包括以下步骤：1)提供一半导体衬底，在所述半导体衬底表面形成石墨烯薄膜；2)在所述石墨烯薄膜表面沉积一层金属层；3)进行快速退火，使所述半导体衬底表层的一部分原子穿过所述石墨烯薄膜与所述金属层发生反应，形成金属/半导体材料层。本发明通过采用坚硬的石墨烯薄膜作为插入层，快速退火阶段半导体材料的原子在插入层中的扩散速度较为缓慢，使材料整体的反应更加平衡，从而获得均匀平整且稳定的金属/半导体材料，改善界面的接触特性。
-
公开(公告)号：CN105428300A
公开(公告)日：2016-03-23
申请号：CN201410472955.7
申请日：2014-09-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种吸附剥离制备绝缘体上材料的方法，包括以下步骤：提供一衬底，在其上依次外延掺杂单晶层、超晶格结构层及待转移层；然后进行离子注入，使离子注入到所述掺杂单晶层下表面以下预设深度；再提供一表面形成有绝缘层的基板，与待转移层键合形成键合片并进行退火处理，使掺杂层吸附离子形成微裂纹从下表面处剥离，得到绝缘体上材料。本发明利用掺杂层吸附剥离及键合来制备绝缘体上材料，其中，掺杂层由掺杂单晶层及非掺杂或低掺杂的超晶格结构层叠加而成；超晶格结构层可以增强掺杂单晶层的离子吸附能力，使得掺杂单晶层在低掺杂浓度下也可以发生吸附剥离，而低掺杂浓度可以降低掺杂离子扩散到待转移层中的几率，保证待转移层的质量。
-
公开(公告)号：CN103560157B
公开(公告)日：2016-02-24
申请号：CN201310583275.8
申请日：2013-11-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/0352 , H01L31/18
CPC classification number: Y02P70/521
Abstract: 本发明提供一种应变结构及其制作方法，该方法至少包括以下步骤：S1：提供一衬底，在所述衬底表面自下而上依次形成一牺牲层及一第一应力层；S2：将所述第一应力层图形化，形成桥状结构；所述桥状结构包括形成于所述牺牲层表面的一对基座及连接该一对基座的至少一根桥梁；S3：在一对所述基座表面形成第二应力层；S4：采用湿法腐蚀去除所述桥梁下方及所述基座相向两端下方的牺牲层，以使所述桥梁及一对所述基座相向两端悬空，该悬空的两端卷曲使所述桥梁拉伸，得到应变结构。本发明可以给一定范围内的任意材料施加高张应力，方法简单有效、与半导体工艺兼容，具有成本低，且制作速度快的优点。
-
Patent Agency Ranking
公开(公告)号：CN103021812B
公开(公告)日：2016-02-17
申请号：CN201210559716.6
申请日：2012-12-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/762
Abstract: 本发明提供一种Ⅲ-ⅤOI结构的制备方法，至少包括以下步骤：1）提供一半导体衬底，于所述半导体衬底表面形成GaAs层，于所述GaAs层表面形成Ⅲ-Ⅴ半导体层，于所述Ⅲ-Ⅴ半导体层表面形成第一SiO2层，所述半导体衬底为Ge、Ge/Si及Ge/GeSi/Si衬底的一种；2）提供一表面具有第二SiO2层的Si衬底，键合所述第一SiO2层及第二SiO2层；3）采用XeF2气体腐蚀以去除所述半导体衬底，获得GaAs层/Ⅲ-Ⅴ半导体层/SiO2层/Si衬底结构。本发明具有以下有益效果：通过分子束外延或超高真空化学气相沉积的手段可以获得高质量的Ⅲ-Ⅴ半导体层；通过高选择性气体腐蚀的方法制备Ⅲ-ⅤOI，可以有效地将半导体衬底去除的同时保持了Ⅲ-Ⅴ半导体层完整性，从而有效地制备出高质量的Ⅲ-ⅤOI。
-
公开(公告)号：CN103474386B
公开(公告)日：2016-02-03
申请号：CN201310447610.1
申请日：2013-09-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种利用C掺杂SiGe调制层制备SGOI或GOI的方法，包括步骤：1）于SOI的顶硅层表面形成C掺杂SiGe调制层；2）于所述C掺杂SiGe调制层表面形成SiGe材料层；3）于所述SiGe材料层表面形成Si帽层；4）对上述结构进行氧化退火，以氧化所述Si帽层，并逐渐氧化所述SiGe材料层、C掺杂SiGe调制层及顶硅层，使所述SiGe材料层及C掺杂SiGe调制层中的Ge向所述顶硅层扩散并逐渐浓缩，最终形成顶SiGe层或顶Ge层以及上方的SiO2层；5）去除所述SiO2层。本发明利用C掺杂SiGe调制层减小SOI顶硅层和外延的SiGe材料层之间的晶格失配，从而减小浓缩过程中缺陷的产生。本发明所制备的SGOI具有高弛豫、低缺陷密度、高Ge组分等优点。
-
公开(公告)号：CN103646909B
公开(公告)日：2016-01-20
申请号：CN201310724017.7
申请日：2013-12-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种GOI结构的制备方法，至少包括以下步骤：S1：提供一SOI衬底，在所述顶层硅表面形成一SiO2保护层；S2：从所述SiO2保护层正面进行离子注入，注入深度到达所述顶层硅中；S3：去除所述SiO2保护层，在所述顶层硅表面外延生长一SiGe层；S4：在所述SiGe层表面形成一Si帽层；S5：将步骤S4获得的结构进行锗浓缩，形成依次包含有背衬底、埋氧层、Ge层、SiO2层的叠层结构；S6：腐蚀掉所述叠层结构表面的SiO2层以得到GOI结构。本发明利用预先对SOI衬底进行离子注入，然后外延SiGe层并进行锗浓缩，在锗浓缩的退火过程中，顶层硅中注入的离子减弱了Si与SiGe之间的晶格失配，使应力抵消释放，从而降低最后GOI材料的穿透位错密度，获得高质量的GOI结构。
-
公开(公告)号：CN103065932B
公开(公告)日：2016-01-13
申请号：CN201110324589.7
申请日：2011-10-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种张应变Ge薄膜的制备方法及层叠结构，所述制备方法首先在GaAs衬底上分别外延出InxGa1-xAs层和顶层Ge薄膜，所述InxGa1-xAs层中In组分x为0﹤x≤1，并使所述InxGa1-xAs层的厚度不超过其生长在所述GaAs衬底上的临界厚度，使所述顶层Ge薄膜的厚度不超过其生长在所述InxGa1-xAs层上的临界厚度，以制备出Ge薄膜的样品；其次，对所述样品进行氦离子或氢离子注入，并使氦离子或氢离子的峰值分布在所述InxGa1-xAs层与GaAs衬底相结合的界面下10～1000nm；最后对所述样品进行快速热退火，退火后得到弛豫的InxGa1-xAs层和张应变Ge薄膜，进而达到了用低成本制备出具有张应变、高迁移率Ge薄膜，并能减小InxGa1-xAs缓冲层的厚度、降低其穿透位错密度的目的。
-
公开(公告)号：CN105140171A
公开(公告)日：2015-12-09
申请号：CN201510532134.2
申请日：2015-08-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
CPC classification number: H01L21/76254
Abstract: 本发明提供一种制备绝缘体上材料的方法，包括以下步骤：S1：提供一衬底；S2：在所述衬底表面依次外延第一材料层、硼掺杂第一材料层及第二材料层；S3：重复步骤S2至少一次；S4：进行离子注入，使离子注入到最远离所述衬底的所述第一材料层中；S5：提供一表面形成有绝缘层的基板，将所述绝缘层与位于顶层的第二材料层键合，形成键合片；S6：对键合片进行退火处理，使位于离子注入层上的所述硼掺杂第一材料层吸附离子形成微裂纹而剥离，得到绝缘体上材料。本发明中，所述衬底可以重复利用，从而降低了生产材料成本，并简化了工艺流程；且离子注入剂量更低，有利于提高晶体质量，减少注入成本；本发明得到的绝缘体上材料表面非常光滑，无需抛光。
-
-
-
-
-
-
-
-
-
Search Results
244
records
(took 0.089 seconds)
