-
公开(公告)号：CN116388577A
公开(公告)日：2023-07-04
申请号：CN202310371814.5
申请日：2023-04-10
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明是一种适用于谐振栅极驱动电路的自适应负载优化方法，优化在不同MOSFET负载下的开关损耗、导通损耗和栅极驱动损耗；在数字信号处理芯片(DSP)中预先存储好一份数据表格，表格中有实际测试中的不同负载电流下总体损耗较低时所对应的谐振栅极驱动器电压和预充电时间；在实际应用中数模转换器端(DAC)采样到负载电流后，取与表格中最接近的负载电流值，使能数字信号处理芯片(DSP)进行查表工作，得到优化后的栅极驱动电路电压和预充电时间。解决了现有自适应负载优化方案存在的忽视功率MOSFET导通损耗、驱动电路损耗过大的技术问题。
-
公开(公告)号：CN116388569A
公开(公告)日：2023-07-04
申请号：CN202310373219.5
申请日：2023-04-10
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种开关电源的数字积分模式恒定导通时间控制系统及方法，系统包括：通过DIMCOT控制模块在负载变化瞬态中输出的脉冲信号控制PWM产生模块的PWM波形由第一电平状态变为第二电平状态，根据第二电平状态触发恒定导通时间产生模块的计数器开始计数，并在计数值达到预设值时，生成重置信号，使得PWM产生模块的PWM波形由第二电平状态变为第一电平状态，从而得到预设占空比的方波信号，进而控制开关电源的开启或断开，实现开关电源的恒定导通时间。由此，通过在负载变化瞬态中改变开关周期来快速增大PWM占空比，没有线性控制中的惯性环节，减小了系统延时，具有更快的瞬态响应、更高的轻负载效率以及更灵活的控制策略。
-
公开(公告)号：CN110569760B
公开(公告)日：2023-05-26
申请号：CN201910794798.4
申请日：2019-08-27
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明涉及一种基于近红外和远程光电体积描记术的活体检测方法，属于计算、推算、计数的技术领域。该方法：定位待检测对象的面部区域进行人脸识别；对通过人脸识别的对象获取面部的近红外光图像，通过检测近红外光图像获取红外光图像为翻拍自屏幕介质的评分；获取通过屏幕翻拍检测的对象的面部图像序列，利用远程光电体积描记术对待测图像序列进行生命体征信号的提取，辨别待检测对象是否为活体人脸。本发明提高了活体检测的鲁棒性，具备更强的分类和学习能力，能较好地应对三维面具、视频、照片翻拍等表示攻击，区分结果准确率较高。叠加最短周期信号提取生命特征信号的改进型远程光电体积描记术则无需先验知识，能够适应实际使用场景的需求。
-
公开(公告)号：CN115438774A
公开(公告)日：2022-12-06
申请号：CN202211070620.3
申请日：2022-08-31
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开一种结构化细粒度的二值网络双剪枝方法及稀疏加速器架构，不仅在保护精度的同时有效降低BNN的模型参数量与计算量，而且提供易于硬件实现的并行性。该方法对每组卷积权重沿通道方向做N选一的结构化裁剪，在网络各层输出特征图平面内跳过非重要值所参与的卷积计算。一方面，训练过程中生成控制通道裁剪的索引张量与控制特征图裁剪的平面掩膜，既尽力保护二值网路的精度，也实现二值网络的大幅度精简。另一方面，权重沿通道方向N选一的结构化裁剪与特征图平面掩膜裁剪对硬件友好，只需添加N选一的MUX以及与单层输出特征图尺寸匹配的FIFO即可在任意二值网络加速器中嵌套裁剪后稀疏二值网络的映射，在硬件中充分发挥双重裁剪带来的能效收益。
-
公开(公告)号：CN115360231A
公开(公告)日：2022-11-18
申请号：CN202211039857.5
申请日：2022-08-29
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/06 , H01L29/08 , H01L29/739 , H01L21/331
Abstract: 一种低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺，晶体管包括：位于器件底部的集电极，在集电极之上设有集电区，集电区包括交替排布的P+集电区和N+短路区，在集电区上方设有N型场截止层，场截止层之上设有N‑型漂移区，在漂移区上表面设有按一维阵列排布的沟槽，沟槽内设有栅氧化层和多晶硅栅极，栅氧化层位于多晶硅栅极与沟槽内壁之间，在漂移区上方设有P型体区，P型体区位于相邻两个沟槽之间，且与沟槽侧壁接触；在P型体区之上设有N+发射区和P+型接触区，接触区上连接有发射极，发射极两侧设有绝缘介质层，其特征在于，在场截止层与集电区之间设有N‑高阻区。制备工艺特征在于，场截止层由背面氢注形成，背面结构均采用激光退火工艺。
-
Patent Agency Ranking
公开(公告)号：CN114883416A
公开(公告)日：2022-08-09
申请号：CN202210669192.X
申请日：2022-06-14
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/786 , H01L21/34 , G05F1/567
Abstract: 本发明提供一种基于IGZO薄膜晶体管的基准电压源的制备方法，包括：获取衬底；在衬底上形成栅电极层；在栅电极层上形成栅极介电层；在栅极介电层上形成IGZO有源层；在IGZO有源层上形成源极、漏极；通过对薄膜晶体管的IGZO有源层进行局部氢等离子体处理，形成耗尽型薄膜晶体管。通过氢等离子体处理工艺实现氢掺杂，提升沟道载流子浓度，使n型增强型IGZO薄膜晶体管转变为n型耗尽型IGZO薄膜晶体管，该工艺简便快捷、兼容性好，易于实现大规模生产。本发明还提供了一种基于IGZO薄膜晶体管的基准电压源，包括电流源子电路与基准电压子电路，对传统CMOS拓扑结构进行了改进，创新地利用增强型、耗尽型两种工作模式的n型IGZO薄膜晶体管实现低线性灵敏度的基准电压源。
-
公开(公告)号：CN114785123A
公开(公告)日：2022-07-22
申请号：CN202210144249.4
申请日：2022-02-17
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种应用于恒定导通时间COT控制的锁频控制系统及方法，通过在不同的Vout和Vin下改变Ton，就可以实现不同功况下稳态的定频。主要应用但不局限于Buck变换器，应用范围包括所有恒定导通时间控制，例如CMCOT控制，IQCOT控制以及V2控制。本方法不需要增加额外的采样电路，通过数字控制器每个时钟周期迭代运算实现非定频控制算法的稳态定频，实现了输出电压AVP窗口值的精确设计，确保输出电压的精度。
-
公开(公告)号：CN114567190A
公开(公告)日：2022-05-31
申请号：CN202210199567.0
申请日：2022-03-02
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种用于同步整流控制器的相位补偿方法，包括：针对一典型同步整流控制电路，设置一采样回路，所述该采样回路包括：直流电压源VCC、补偿电阻Rc、二极管D1、补偿电感Lc；通过调整所述补偿电感Lc和所述补偿电阻Rc的时常数，使得其等于该典型同步整流控制电路中的寄生电感Ls和RDS的时常数，用以消除超前相位，其中，RDS为同步整流功率管的导通电阻。本发明提出的方法可以结合集成电路的设计，使得流过补偿电感的电流很小，对电感的要求不高，普通的贴片电感即可。
-
公开(公告)号：CN114567189A
公开(公告)日：2022-05-31
申请号：CN202210199564.7
申请日：2022-03-02
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种自适应同步整流控制电路以及控制方法，包括：快速开启模块，自适应关断模块，振荡屏蔽模块和驱动模块。快速开启模块的输入为同步整流功率管S1的漏源电压VDS，输出为开启控制信号SET_PRE；自适应关断模块的输入为同步整流功率管S1的漏源电压VDS，输出为关断控制信号RST_PRE；振荡屏蔽模块的输入是最小导通时间控制信号和最小关断时间控制信号，输入信号还有开启控制信号SET_PRE和关断控制信号RST_PRE，输出是无驱动能力的同步整流功率管S1控制信号Q；驱动模块的输入是无驱动能力的同步整流功率管S1控制信号Q，输出是有驱动能力的同步整流功率管S1控制信号VGS。
-
公开(公告)号：CN114050187A
公开(公告)日：2022-02-15
申请号：CN202111417907.4
申请日：2021-11-26
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管，包括：P型衬底，在衬底上方设有N型外延层，外延层内设有介质沟槽，沟槽横向一侧设有N型重掺杂的漏区并位于外延层表面，在漏区上连接有漏极金属电极，在沟槽的横向另一侧设有N型重掺杂的源区和P型重掺杂的体接触区，在源区和体接触区下方设有P型体区，源区和体接触区上连接有第一源极金属电极，在沟槽内填充有第一绝缘介质且位于沟槽的下方，沟槽内设有栅氧化层、多晶硅栅极和第二绝缘介质，所述栅氧化层位于栅极与源区之间，所述第二绝缘介质位于栅极与漏区之间且贴合在沟槽的内壁上，所述栅极在沟槽内偏置设置且靠近源区，在第一绝缘介质内设有多晶硅场板且位于栅极的下方。
-
-
-
-
-
-
-
-
-
Search Results
254
records
(took 0.048 seconds)
