-
公开(公告)号：CN115236400B
公开(公告)日：2025-02-28
申请号：CN202210853979.1
申请日：2022-07-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供了一种自加热效应建模与参数提取方法，包括如下步骤：设计自加热效应测量结构；对器件栅极电阻进行交流阻抗测试；对器件功率进行动态扫描，同时测量器件的栅极电阻变化情况；绘制温度‑功率曲线，并从中提取器件热阻。本发明通过引入交流阻抗测量，只需额外的两个栅极电阻测量端口，减少了对器件的测量端口需求，同时栅极的偏置不会存在电势分布不均导致器件的自加热效应表征产生偏移。
-
公开(公告)号：CN112685983B
公开(公告)日：2024-10-01
申请号：CN202011600789.6
申请日：2020-12-29
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G06F30/3308 , G06F30/33 , G06F30/398
Abstract: 本发明提供了一种片上电容的建模方法，所述电容为插指电容，包括如下步骤：提取主电容拟合系数，并计算主电容；提取拐角电容拟合系数，并计算拐角电容；提取边缘寄生电容拟合系数，并计算边缘寄生电容；提取版图寄生电容；反馈验证。本发明针对集成电路片上电容器的物理特性结合数学公式建立细致提取流程，提供可靠的器件建模方法和模型。
-
公开(公告)号：CN118571283A
公开(公告)日：2024-08-30
申请号：CN202410669678.2
申请日：2024-05-27
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力集成电路制造有限公司
IPC: G11C11/412 , G11C11/419 , G11C7/18 , G11C7/12 , G11C7/10 , G11C5/06
Abstract: 本发明公开了一种存算一体单元结构，SRAM存储单元包括由两个CMOS反相器连接形成的存储单元主体电路和单端写入电路，单端写入电路的第一传输管和一个存储节点连接。功能切换单元包括连接在两根读位线之间的两个存储数据控制管，存储数据控制管之间的中间节点和操作信号线之间连接操作信号控制管，两个存储数据控制管的栅极分别连接两个存储节点，操作信号控制管的栅极连接读字线。在存储器配置状态的单端写入状态下，第一传输管导通，写位线上数据写入；在双端读取状态下，操作信号控制管导通，存储节点所存储信息控制两个读位线和操作信号线之间的导通关系并实现读取。本发明能实现单端写入双端读取的存储模式，还能实现多布尔逻辑运算和CAM搜索。
-
公开(公告)号：CN118444550A
公开(公告)日：2024-08-06
申请号：CN202410669160.9
申请日：2024-05-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供了一种基于脉冲频率调制技术且能够自补偿的时间‑数字转换电路，包括：脉冲频率调制单元，所述脉冲频率调制单元包含电压复位结构、电容充电结构、电容放电结构、反相器链构成的简易比较器；多位脉冲计数器，所述多位脉冲计数器由多个T触发器组成；数据锁存结构，所述数据锁存结构的控制端连接至外部一数据使能信号。本发明基于频率脉冲调制技术，提供一种以时域为中间媒介实现模拟电流信号‑数字电压信号转换且能够自补偿的时间‑数字转换电路，具有低面积开销以及转换速率快的优势。
-
公开(公告)号：CN118412022A
公开(公告)日：2024-07-30
申请号：CN202410668468.1
申请日：2024-05-27
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力集成电路制造有限公司
IPC: G11C11/412 , G11C11/419 , G11C7/18 , G11C7/12 , G11C7/10 , G11C5/06
Abstract: 本发明公开了一种存算一体单元结构，包括：SRAM存储单元和乘法计算单元。乘法计算单元的两读取位线和中间节点之间分别连接有第一和第二以及第三和第四解耦晶体管。中间节点还连接使能信号线并连接第一使能信号。第一和第三解耦晶体管的沟道导电类型相反且栅极分别连接第一和第二存储节点。第二和第四的解耦晶体管的栅极作为两个输入端。在乘法计算模式状态下：权重信号取存储信号中的一个。第一和第二解耦晶体管都导通时，使能信号线与第一读取位线导通并具有第一端计算电流，第三和第四解耦晶体管导通时，使能信号线与第二读取位线导通并具有第二端计算电流，由第一和第二端计算电流得到输入信号和权重信号的乘法值。本发明能实现多比特乘法运算。
-
Patent Agency Ranking
公开(公告)号：CN112562756B
公开(公告)日：2024-03-08
申请号：CN202011477953.9
申请日：2020-12-15
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G11C7/24 , G11C5/06 , G11C11/411
-
公开(公告)号：CN115831186A
公开(公告)日：2023-03-21
申请号：CN202211207319.2
申请日：2022-09-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/412 , G11C11/419
Abstract: 本发明提供了一种存算一体化单元，包括6T的SRAM存储单元以及4T的运算结构，所述运算结构在位线正向信号侧包括串接的正向数据传输晶体管和正向逻辑运算晶体管，正向数据传输晶体管的源/漏连接位线正向信号，栅极连接运算使能信号，正向逻辑运算晶体管的漏/源级连接正向输入信号，栅极连接SRAM存储单元的正向比特数据存储点；所述运算结构在位线反向信号侧包括串接的反向数据传输晶体管和反向逻辑运算晶体管，反向数据传输晶体管的源/漏连接位线反向信号，栅极连接运算使能信号，反向逻辑运算晶体管的漏/源级连接反向输入信号，栅极连接SRAM存储单元的反向比特数据存储点。本发明能够大大改善多行单比特乘法运算结果累加的非线性现象。
-
公开(公告)号：CN108388721B
公开(公告)日：2021-09-14
申请号：CN201810130075.X
申请日：2018-02-08
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/36
Abstract: 本发明提供一种SOI NMOS总剂量辐射多偏置点电流模型建模方法，包括：通过测试获取SOI NMOS侧壁晶体管在不同漏端偏置下的转移特性数据及在不同剂量辐照及不同漏端偏置下的转移特性数据；筛选数据、提取参数；在侧壁晶体管电流模型中引入漏致势垒降低效应的阈值电压模型、辐射效应的阈值电压偏移模型、侧壁晶体管总剂量辐射效应的等效栅压模型，修正总计量辐射效应的等效零偏阈值电压；形成SOI NMOS总剂量辐射电流模型。本发明适用于不同的漏端偏置电压下的总剂量辐射仿真；可以更准确地拟合出SOI NMOS受总剂量辐射效应影响时在不同漏端偏置下的转移特性曲线，更适用于集成电路的总剂量辐射效应仿真。
-
公开(公告)号：CN112837731A
公开(公告)日：2021-05-25
申请号：CN202011636261.4
申请日：2020-12-31
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G11C11/412 , G11C11/417 , H01L27/11
Abstract: 本发明提供了一种存算复用的静态存储单元，输入信号配置可以选自于存储器配置和比较器配置中的任意一种。通过复用一部分晶体管，通过更小的电路面积做到了比较器和存储器的存算复用，提高了存算一体系统的数据处理能力。
-
公开(公告)号：CN112562756A
公开(公告)日：2021-03-26
申请号：CN202011477953.9
申请日：2020-12-15
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G11C7/24 , G11C5/06 , G11C11/411
Abstract: 本发明提供了一种抗辐射的静态随机存储器单元，包括电学串联的第一传输晶体管和第二传输晶体管，以及并联在第一和第二传输晶体管之间的两个对置互锁的第一和第二反相器，所述第一和第二反相器的上拉晶体管分别通过第一和第二延时晶体管与反相器的输入端连接，所述延时晶体管为N型晶体管，其栅极电学连接所述静态随机存储器的字线电平。本发明在原有传统6管存储单元的基础上添加两个晶体管来提高单元抗单粒子效应的能力，并通过FDSOI器件的背栅结构连接电位，提高单元的电学性能。
-
-
-
-
-
-
-
-
-
Search Results
238
records
(took 0.056 seconds)
